| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD | 2016-03-02 11:20 |
沖縄 | 沖縄県青年会館 | Altera FPGAのための一般同期方式における部分変更機能による高速化手法 ○増子 駿・大場琢也・小平行秀（会津大）  VLD2015-137 |
近年，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，同じプロセスで回路を実装し... [more] | VLD2015-137 pp.149-154 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 16:20 |
長崎 | 長崎県勤労福祉会館 | CMOS回路の1次元レイアウト面積最小化問題に対する高速化のためのSATへの定式化 ○増子 駿・小平行秀（会津大） VLD2015-51 DC2015-47 |
集積回路のレイアウト設計では，製造コストの削減やチップの歩留まり向上などのために，レイアウト面積の最小化が望まれる．本稿... [more] | VLD2015-51 DC2015-47 pp.81-86 |
| VLD | 2015-03-02 15:20 |
沖縄 | 沖縄県青年会館 | SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法 ○増子 駿・小平行秀（会津大） VLD2014-158 |
[more] | VLD2014-158 pp.31-36 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 11:10 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法 ○川口純樹・小平行秀（会津大） VLD2014-83 DC2014-37 |
従来のクロックの同時分配を前提とする完全同期方式に対し，異なるタイミングでのクロック分配を許容する一般同期方式を採用する... [more] | VLD2014-83 DC2014-37 pp.87-92 |
| RCC, ASN, NS, RCS, SR (併催) |
2014-07-31 10:50 |
京都 | 京都テルサ | ［ポスター講演］Arduinoを用いた積雪量を計測するセンサーネットワークの構築 保坂隼也・森合洋介・中島正光・小平行秀・○齋藤 寛（会津大） RCC2014-26 NS2014-46 RCS2014-98 SR2014-27 ASN2014-45 |
積雪による事故や交通，流通の麻痺，および個々の生活への影響を抑えるために，本稿ではオープンソースハードウェアArduin... [more] | RCC2014-26 NS2014-46 RCS2014-98 SR2014-27 ASN2014-45 pp.23-28(RCC), pp.1-6(NS), pp.55-60(RCS), pp.43-48(SR), pp.31-36(ASN) |
| VLD, IPSJ-SLDM (連催) |
2014-05-29 11:30 |
福岡 | 北九州国際会議場 11会議室 | 半正定値緩和法を用いたLELECUTトリプルパターニングのためのレイアウト分割手法 ○小平行秀（会津大）・松井知己（東工大）・横山陽子・児玉親亮（東芝）・高橋篤司（東工大）・野嶋茂樹・田中 聡（東芝） VLD2014-6 |
次世代リソグラフィ技術として，2つのマスクをパタン形成のために，3つ目のマスクを形成したパタンを削除するためのカットとし... [more] | VLD2014-6 pp.27-32 |
| VLD | 2014-03-04 13:50 |
沖縄 | 沖縄県青年会館 | ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 ○宮辺祐太郎・高橋篤司・松井知己（東工大）・小平行秀（会津大）・横山陽子（東芝） VLD2013-149 |
最先端の半導体製造プロセスでは，デザインルールに従いパターンを生成してもリソグラフィーシミュレー ションによってホット... [more] |
VLD2013-149 pp.87-92 |
| VLD | 2014-03-05 16:10 |
沖縄 | 沖縄県青年会館 | マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 ○増井達哉・小平行秀（会津大） VLD2013-167 |
現在，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，一般的には，FPGAに実装... [more] | VLD2013-167 pp.183-188 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-29 13:45 |
鹿児島 | 鹿児島県文化センター | A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delay Values for Yield Improvement ○Hayato Mashiko・Yukihide Kohira（Univ. of Aizu） VLD2013-99 DC2013-65 |
LSIの微細加工技術が進歩する一方で，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近... [more] | VLD2013-99 DC2013-65 pp.275-280 |
| VLD, IPSJ-SLDM (連催) |
2013-05-16 09:50 |
福岡 | 北九州国際会議場 | 接続性を考慮した完全並走配線最長化手法 山崎浩治・○小平行秀（会津大） VLD2013-3 |
近年，LSIシステムにおける回路の高速化，微細化のため，PCB配線設計では差動ペア配線が多用され，かつ高い精度での信号遅... [more] | VLD2013-3 pp.13-18 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-26 16:50 |
福岡 | 九州大学百年講堂 | 歩留まり改善のための2つの遅延値に調整可能な遅延素子に対する遅延調整手法 ○増子 駿・小平行秀（会津大） VLD2012-69 DC2012-35 |
LSIの微細加工技術が進歩する一方で，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近... [more] | VLD2012-69 DC2012-35 pp.57-62 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 09:25 |
福岡 | 九州大学百年講堂 | GPGPUによる準ニュートン法を用いた解析的配置の高速化手法 ○小平行秀（会津大）・高島康裕（北九州市大） VLD2012-74 DC2012-40 |
本稿では，準ニュートン法を用いた解析的配置手法をGPGPUにより高速化する手法を提案する．近年，ブロック数が多い回路に対... [more] | VLD2012-74 DC2012-40 pp.87-92 |
| VLD | 2012-03-06 16:20 |
大分 | ビーコンプラザ | 単線最長配線手法を用いた一層複線指定長配線手法 ○古山祥平・小平行秀（会津大） VLD2011-131 |
近年の回路動作の高速化に伴い，複数の信号線のそれぞれに対して要求される遅延量を高い精度で実現することが重要となっている．... [more] | VLD2011-131 pp.67-72 |
| IPSJ-SLDM, VLD (連催) |
2011-05-18 14:40 |
福岡 | 北九州国際会議場 | 解析的配置のための効果的な重なり除去手法 ○桑原翔太・小平行秀（会津大）・高島康裕（北九州市大） VLD2011-2 |
近年のLSI設計では，回路規模の増大，設計プロセスの微細化，性能の高速化により，設計制約を満たした配置配線を行うことがよ... [more] | VLD2011-2 pp.7-12 |
| VLD | 2010-09-27 17:00 |
京都 | 京都工繊大 60周年記念館 | ［招待講演］PCB配線設計のための一層複線指定長配線手法 ○小平行秀（会津大）・高橋篤司（阪大） VLD2010-47 |
近年の回路動作の高速化に伴い，複数の信号線のそれぞれに対して要求される遅延量を高い精度で実現することが必要となっている．... [more] | VLD2010-47 pp.31-36 |
| VLD, IPSJ-SLDM (連催) |
2010-05-20 13:55 |
福岡 | 北九州国際会議場 | 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法 ○篠田享佑（東工大）・小平行秀（会津大）・高橋篤司（阪大） VLD2010-9 |
近年，電子機器の高性能化・小型化に伴い，VLSI システムの高密度化が進み，PCB 配線設計において90 度線のみでは... [more] |
VLD2010-9 pp.79-84 |
| VLD | 2010-03-11 15:00 |
沖縄 | 沖縄県男女共同参画センター | 入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法 ○高橋伸嘉（東工大）・富岡洋一（東京農工大）・小平行秀（会津大）・高橋篤司（阪大） VLD2009-115 |
クロック同期回路のピーク電力は回路動作に大きな影響を与えるため, ピーク電力を抑えた回路を合成することが求められる. 一... [more] | VLD2009-115 pp.97-102 |
| VLD | 2010-03-11 16:55 |
沖縄 | 沖縄県男女共同参画センター | 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法 ○小平行秀（会津大）・高橋篤司（阪大） VLD2009-119 |
各記憶素子にクロックを同時に供給することを前提としていない一般同期方式では，クロック木の構成や消費電力が，与えられるクロ... [more] | VLD2009-119 pp.121-126 |
| VLD | 2009-09-24 14:20 |
大阪 | 大阪大学 情報系総合研究棟 | 1層複線配線問題における幹配線を生成するための壁生成法 ○小平行秀（会津大）・高橋篤司（阪大） VLD2009-31 |
配線領域に障害物を含む1層複線指定長配線問題に対して，全てのネットの端子が配線領域の外周上に配置され，かつ全てのネットの... [more] | VLD2009-31 pp.13-18 |
| SIP, CAS, VLD (共催) |
2009-07-02 13:30 |
北海道 | 釧路市生涯学習センター | プリント基板のための45度線による混雑度緩和を利用した配線手法 ○篠田享佑（東工大）・小平行秀（会津大）・高橋篤司（阪大） CAS2009-18 VLD2009-23 SIP2009-35 |
近年，プリント基板の高密度化，大規模化にともない，プリント基板自動配線ツールの高性能化が求められている．配線に水平垂直線... [more] | CAS2009-18 VLD2009-23 SIP2009-35 pp.97-102 |
[研究会発表申込システムのトップページに戻る]