研究会 - すべての研究会開催スケジュール

お知らせ 2023年度・2024年度学生員会費割引キャンペーン実施中です
お知らせ技術研究報告と和文論文誌Ｃの同時投稿施策(掲載料1割引き)について
お知らせ電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について

電子情報通信学会研究会発表申込システム
研究会開催スケジュール

技報閲覧サービス
[ログイン]
技報アーカイブ

[Japanese] / [English]

（

研究会名/開催地/テーマ

）→

（

講演検索

検索語: / 範囲:題目著者所属抄録キーワード

）→

すべての研究会開催スケジュール (検索条件: すべての年度)

講演検索結果

登録講演（開催プログラムが公開されているもの） （日付・降順）

研究会	発表日時	開催地		タイトル・著者	抄録	資料番号
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細]	2022-03-10 10:30	ONLINE	オンライン開催	論理故障テスト並列化のための制御信号のドントケア割当て法 ○徐　浩豊・細川利典・山崎紘史・新井雅之（日大）・吉村正義（京都産大） CPSY2021-56 DC2021-90	近年，VLSIのテストコスト増大に伴い，テストパターン数の削減が重要になっている．テストパターン数を削減するために，テス... [more]	CPSY2021-56 DC2021-90 pp.67-72
DC	2022-03-01 15:10	東京	機械振興会館（ハイブリッド開催，主：現地開催，副：オンライン開催）	無効状態を含んだコントローラの遷移故障検出率向上指向状態割当て法 ○飯塚恭平・細川利典・山崎紘史（日大）・吉村正義（京都産大） DC2021-75	[more]	DC2021-75 pp.63-68
DC	2021-12-10 13:00	香川	国民宿舎小豆島（ふるさと荘交流センター）（ハイブリッド開催，主：現地開催，副：オンライン開催）	低消費電力指向多重目標故障テスト生成法 ○三浦　怜・細川利典・山崎紘史（日大）・吉村正義（京都産大）・新井雅之（日大） DC2021-55	近年，超大規模集積回路の実速度テスト時におけるキャプチャ消費電力の増大に伴い，低消費電力指向テスト生成手法が提案されてい... [more]	DC2021-55 pp.1-6
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細]	2021-03-26 11:40	ONLINE	オンライン開催	コントローラの遷移故障検出率向上のためのコントローラ拡大法 ○飯塚恭平・細川利典・山崎紘史（日大）・吉村正義（京都産大） CPSY2020-63 DC2020-93	近年，VLSIの微細化，高速化，電源電圧の低下に伴い，遷移故障モデルなどのタイミング欠陥に対するテストが必要不可欠となっ... [more]	CPSY2020-63 DC2020-93 pp.79-84
DC	2021-02-05 14:00	ONLINE	オンライン開催	RTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法 ○浅見竜輝・細川利典・山崎紘史（日大）・吉村正義（京都産大）・新井雅之（日大） DC2020-74	近年，大規模集積回路のテストコスト増大伴い，テストパターン数削減のためのテスト並列化手法が提案されている．従来手法ではコ... [more]	DC2020-74 pp.30-35
HWS, VLD (共催) [詳細]	2020-03-06 14:30	沖縄	沖縄県青年会館（開催中止，技報発行あり）	パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法 ○山崎紘史・石山悠太・松田竜馬・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）・四柳浩之・橋爪正樹（徳島大） VLD2019-131 HWS2019-104	従来，VLSIのテストでは，縮退故障モデルや遷移故障モデルが広く用いられてきた．しかしながら，半導体微細化技術の進展に伴... [more]	VLD2019-131 HWS2019-104 pp.215-220
DC	2020-02-26 12:00	東京	機械振興会館	n入力マルチプレクサのテスト不能故障数削減のためのコントローラ拡大法 ○竹内勇希・細川利典・山崎紘史（日大）・吉村正義（京都産大） DC2019-90	近年，VLSIの微細化，高速化にともない，遷移故障モデルなどのタイミング欠陥に対するテストが必要不可欠となっている．しか... [more]	DC2019-90 pp.25-30
DC	2020-02-26 14:10	東京	機械振興会館	パーシャルMaxSATを用いた低消費電力指向ドントケア判定・割当て同時最適化法 ○三澤健一郎・細川利典・山崎紘史（日大）・吉村正義（京都産大）・新井雅之（日大） DC2019-92	近年，実速度スキャンテストにおいて，過度なキャプチャ時消費電力の発生が問題視されている．キャプチャ時消費電力を削減するた... [more]	DC2019-92 pp.37-42
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細]	2019-03-18 09:00	鹿児島	西之表市民会館（種子島）	最大充足化問題を用いた抵抗性オープン故障に対するテスト生成法 ○山崎紘史・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）・四柳浩之・橋爪正樹（徳島大） CPSY2018-117 DC2018-99	従来，VLSIのテストでは，縮退故障モデルや遷移故障モデルが広く用いられてきた．しかしながら，半導体微細化技術の進展に伴... [more]	CPSY2018-117 DC2018-99 pp.315-320
DC	2019-02-27 09:50	東京	機械振興会館	キャプチャセーフテストベクトルの故障伝搬経路を模倣した低消費電力志向ドントケア判定法 ○三澤健一郎・細川利典・山崎紘史（日大）・吉村正義（京都産大） DC2018-73	初期テスト集合中のキャプチャアンセーフテストベクトル数とアンセーフ故障数を削減するために，低消費電力を志向したドントケ判... [more]	DC2018-73 pp.13-18
DC	2019-02-27 13:40	東京	機械振興会館	コントローラの遷移故障検出率向上のための状態割当て手法 ○吉村正義（京都産大）・竹内勇希・山崎紘史・細川利典（日大） DC2018-78	近年，VLSIの微細化・高速化に伴いタイミング欠陥が増加し，遷移故障モデルにおけるテストが必要不可欠である．しかし，回路... [more]	DC2018-78 pp.43-48
DC	2019-02-27 14:30	東京	機械振興会館	コントローラのテスト活性化用状態圧縮法 ○池ヶ谷祐輝・石山悠太・細川利典・山崎紘史（日大） DC2018-80	VLSIのテストにおける課題の一つとして，テスト容易化設計回路の面積削減と故障検出効率の向上が挙げられる．その課題を解決... [more]	DC2018-80 pp.55-60
DC	2018-02-20 09:55	東京	機械振興会館	コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法 ○竹内勇希・武田　俊・細川利典・山崎紘史（日大）・吉村正義（京都産大） DC2017-78	VLSIのテストコストを削減するためには，テストパターン数を削減することが必要である．特に動的テスト圧縮の効率を高めるた... [more]	DC2017-78 pp.7-12
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細]	2017-11-06 15:20	熊本	くまもと県民交流館パレア	コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法 ○武田　俊・細川利典・山崎紘史（日大）・吉村正義（京都産大） VLD2017-37 DC2017-43	近年, VLSIのテストコスト増大に伴い，DFT設計を用いたテストパターン数削減手法が重要視されている．特に， VLSI... [more]	VLD2017-37 DC2017-43 pp.61-66
DC	2017-02-21 10:30	東京	機械振興会館	キャプチャセーフテストベクトルを利用した低消費電力指向テスト生成における動的テスト圧縮法 ○細川利典・平井淳士・山崎紘史・新井雅之（日大） DC2016-74	実速度スキャンテストにおいて，キャプチャ動作時の過度な電力消費は回路の熱破壊や誤テストといった深刻な問題を引き起こし，歩... [more]	DC2016-74 pp.1-6
DC	2017-02-21 15:05	東京	機械振興会館	拡張シフトレジスタを用いた強セキュア回路設計法 ○山崎紘史・細川利典（日大）・藤原秀雄（阪学院大） DC2016-80	[more]	DC2016-80 pp.35-40
DC	2016-02-17 14:00	東京	機械振興会館	故障励起条件解析を用いたユニバーサル論理故障診断のための被疑故障ランキング法 ○高野秀之・細川利典・山崎紘史（日大）・山崎浩二（明大） DC2015-91	[more]	DC2015-91 pp.31-36
DC	2016-02-17 14:50	東京	機械振興会館	テストパターン数削減のためのRTLテストポイント挿入法 ○大崎直也・細川利典・山崎紘史（日大）・吉村正義（京都産大） DC2015-93	VLSIのテストコスト削減のため，テストポイント挿入を用いたテストパターン数削減法が提案されている．ゲートレベルにおける... [more]	DC2015-93 pp.43-48
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細]	2015-12-03 13:45	長崎	長崎県勤労福祉会館	静的テスト圧縮のための多重目標故障テスト生成を用いたMバイNアルゴリズム ○原　侑也・山崎紘史・細川利典（日大）・吉村正義（京都産大） VLD2015-69 DC2015-65	[more]	VLD2015-69 DC2015-65 pp.207-212
DC	2015-06-16 14:10	東京	機械振興会館地下3階2号室	BASTにおけるスキャンスライスに基づくテストデータ削減法 ○錦織　誠・山崎紘史・細川利典・新井雅之（日大）・吉村正義（京都産大） DC2015-16	LSIのテスト品質を維持しながら，テストデータ量を大幅に削減する手法の一つとして，組込み自己テストと決定的テスト生成を組... [more]	DC2015-16 pp.1-6

著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]

IEICE / 電子情報通信学会