お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 9件中 1~9件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF, VLD
(連催)
IPSJ-SLDM
(連催) [詳細]
2023-01-23
10:55
神奈川 慶応義塾大学 日吉キャンパス 来往舎2階大会議室
(ハイブリッド開催,主:現地開催,副:オンライン開催)
再構成可能仮想アクセラレータ(ReVA)の実現に向けたHLS分割コンパイルツールによる回路分散機構
矢口一基前田依莉子照屋大地東京農工大)・長名保範琉球大)・三好健文わさらぼ)・中條拓伯東京農工大VLD2022-57 RECONF2022-80
現在,人工知能(AI)や高性能計算(HPC)などの分野において,演算処理の高速化のためにFPGAを用いたハードウェアアク... [more] VLD2022-57 RECONF2022-80
pp.7-12
CPSY, DC
(併催)
2014-07-29
09:00
新潟 朱鷺メッセ 新潟コンベンションセンター 回路分割機構付き高位合成ツールによる分割回路の検証手法
松田和也東京農工大)・三好健文イーツリーズ・ジャパン)・竹本正志東京農工大)・船田悟史イーツリーズ・ジャパン)・中條拓伯東京農工大CPSY2014-17
近年,従来の回路設計に用いられてきたHDLに替わり,高位合成ツールの活用に注目が集まっている.しかし,複雑なアルゴリズム... [more] CPSY2014-17
pp.43-48
CPSY, DC
(併催)
2014-07-29
10:45
新潟 朱鷺メッセ 新潟コンベンションセンター 光サーキットの補助による低遅延性及びトポロジ内包性・分割性をもつネットワーク
河野隆太慶大)・藤原一毅NII)・松谷宏紀天野英晴慶大)・鯉渕道紘NIICPSY2014-20
我々は,1 台のハイパフォーマンスコンピューティング(HPC) システムにおいて,複数の小規模並列アプリケーションを効率... [more] CPSY2014-20
pp.61-66
CPSY, RECONF, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2014-01-28
10:25
神奈川 慶応義塾大学 日吉キャンパス スケーラブル・ハードウェア機構における信号情報格納・再生方式
加藤佑典渡邊大輔中條拓伯東京農工大VLD2013-106 CPSY2013-77 RECONF2013-60
大規模回路の実装は単一のFPGAでは収まりきらず,複数FPGAに回路を分割して実装することになるが,回路の動作周波数が低... [more] VLD2013-106 CPSY2013-77 RECONF2013-60
pp.25-30
CPSY, RECONF, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2014-01-28
10:50
神奈川 慶応義塾大学 日吉キャンパス スケーラブル・ハードウェア機構におけるハードウェア拡張プロトコル
渡邊大輔加藤佑典中條拓伯東京農工大VLD2013-107 CPSY2013-78 RECONF2013-61
近年,ASICのプロトタイプとともにFPGAを用いたアクセラレーションへの注目が集まっている.しかし,現状のFPGAにお... [more] VLD2013-107 CPSY2013-78 RECONF2013-61
pp.31-36
RECONF 2013-05-21
10:10
高知 高知県民文化ホール 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価
宇田貴重久我守弘尼崎太樹飯田全広末吉敏則熊本大RECONF2013-10
近年,専用回路であるASICは回路規模の増加に伴う開発期間の長期化が大きな問題となっている.中でも検証は開発期間の多くを... [more] RECONF2013-10
pp.49-54
CAS, NLP
(共催)
2011-10-20
14:20
静岡 静岡大学 ブロックLIMと次数縮小モデルを用いた非線形素子を含む多導体系の高速シミュレーション
關根惟敏浅井秀樹静岡大CAS2011-41 NLP2011-68
本稿では,ブロックLIM(Latency Insertion Method)と次数縮小手法に基づく高速回路シミュレーショ... [more] CAS2011-41 NLP2011-68
pp.49-54
VLD, CPSY, RECONF, IPSJ-SLDM
(共催)
2009-01-30
14:10
神奈川 慶応義塾大学(日吉) 大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価
宮本直人大見忠弘東北大VLD2008-119 CPSY2008-81 RECONF2008-83
大規模な回路のハードウェアエミュレーションを目的として,90nm CMOSマルチコンテクストFPGA『フレキシブルプロセ... [more] VLD2008-119 CPSY2008-81 RECONF2008-83
pp.165-170
SIP, CAS, CS
(共催)
2007-03-06
09:30
鳥取 鳥取三朝温泉 ブランナールみささ [ポスター講演]遺伝的アルゴリズムを用いた線形変換回路合成における計算時間削減
鈴木麻衣佐々木孝雄豊嶋久道神奈川大CAS2006-97 SIP2006-198 CS2006-114
線形変換回路はDFT・DCTなど様々な変換において使われている回路であり、ハードウェアで実現する場合、遅延時間・回路規模... [more] CAS2006-97 SIP2006-198 CS2006-114
pp.23-27
 9件中 1~9件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会