お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 10件中 1~10件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
EMT, IEE-EMT
(連催)
2020-11-05
10:50
ONLINE オンライン開催 物理気相成長法により生成した金ナノ周期構造体の電磁界解析
安藤雄喜岸本誠也胡桃 聡大貫進一郎日大EMT2020-27
 [more] EMT2020-27
pp.5-8
EST 2020-01-31
13:00
大分 別府国際コンベンションセンター(小会議室31) 金属円柱列を用いたプラズモン導波路の設計 ~ 円柱の形状変化及び柱間距離に対するプラズモン応答特性 ~
安藤雄喜呉 迪日大)・山口隆志都立産技研センター)・岸本誠也大貫進一郎日大EST2019-95
 [more] EST2019-95
pp.81-84
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2015-12-03
13:45
長崎 長崎県勤労福祉会館 ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり
佐藤 剛安藤友樹高田広章本田晋也松原 豊名大VLD2015-73 DC2015-69
本論文では, ARMアーキテクチャにおけるアプリケーション実行時間を高速かつ高精度に予測する手法について述べる.
組... [more]
VLD2015-73 DC2015-69
pp.231-236
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-28
08:55
鹿児島 鹿児島県文化センター 割込み処理を考慮したシステムレベル設計手法
安藤友樹石田薫史本田晋也高田広章枝廣正人名大VLD2013-77 DC2013-43
本論文は,割込み処理を抽象化することで,デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる.... [more] VLD2013-77 DC2013-43
pp.119-124
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-28
10:25
鹿児島 鹿児島県文化センター ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成
石田薫史安藤友樹本田晋也高田広章枝廣正人名大RECONF2013-50
本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のF... [more] RECONF2013-50
pp.63-68
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2012-11-26
10:30
福岡 九州大学百年講堂 組込みシステムのアーキテクチャ探索における性能ボトルネック解析
安藤友樹名大/学振)・柴田誠也NEC)・本田晋也名大)・冨山宏之立命館大)・高田広章名大VLD2012-62 DC2012-28
本論文では,ソフトウェアとハードウェアが混在した組込みシステムのボトルネック部 分に対し,設計制約を満たすために必要な性... [more] VLD2012-62 DC2012-28
pp.19-24
RECONF 2012-05-29
16:45
沖縄 沖縄県男女共同参画センター 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価
石田薫史柴田誠也安藤友樹本田晋也高田広章枝廣正人名大RECONF2012-14
SoCの専用ハードウェアの代替技術として注目を集める再構成技術の性能を確かめるため,動的再構成ハードウェアであるSTPエ... [more] RECONF2012-14
pp.77-82
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2011-11-29
09:00
宮崎 ニューウェルシティ宮崎 システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成
湊 雅登安藤友樹柴田誠也名大)・木下智雄ソリトンシステムズ)・本田晋也高田広章名大VLD2011-67 DC2011-43
既存のシステムレベル設計ツールSystemBuilderで定義されるデータ通信モデルにおいて,FIFOベースの通信チャネ... [more] VLD2011-67 DC2011-43
pp.91-96
RECONF 2011-09-27
09:00
愛知 名古屋大学(NCES) マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例
柴田誠也安藤友樹本田晋也名大)・冨山宏之立命館大)・高田広章名大RECONF2011-32
本論文では,我々がこれまで開発してきた,FPGA向け組込みマルチプロセッサシステムの設計を効率化するためのシステムレベル... [more] RECONF2011-32
pp.57-62
MW 2007-12-18
15:25
福井 福井大 スタブを用いた3dBブランチラインカプラの小型化設計
柴田純也安藤友樹中村 寛安藤浩哉杉浦藤虎塚本武彦豊田高専MW2007-134
伝送線路にスタブを配置することにより,伝送線路の長さ,または伝送線路の特性インピーダンスを変更することができる.このこと... [more] MW2007-134
pp.41-46
 10件中 1~10件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会