お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 44件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
ICD, IE, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2015-10-27
09:00
宮城 一の坊(作並温泉) [チュートリアル招待講演]リアルワールド応用知能システムとそのVLSIコンピューティングプラットフォームの展望
亀山充隆東北大VLD2015-33 ICD2015-46 IE2015-68
今後のICT応用の1つとして,人間を支援するリアルワールド応用知能システムの意義とその実現について展望する.リアルワール... [more] VLD2015-33 ICD2015-46 IE2015-68
pp.37-42
RECONF 2014-06-12
09:50
宮城 片平さくらホール Burrows-Wheelerアルゴリズムを用いたDNA塩基配列位置推定のための高並列FPGAアクセラレータ
ウッデヤスーリヤ ハシタ ムトゥマラ張山昌論亀山充隆東北大RECONF2014-4
バイオインフォマティクスではDNA塩基配列位置推定は遺伝子解析において極めて重要な処理である.しかしながら,ソフトウェア... [more] RECONF2014-4
pp.17-20
RECONF 2014-06-12
10:50
宮城 片平さくらホール LEDR/4相2線ハイブリッドアーキテクチャに基づく高性能非同期FPGA
小松与志也張山昌論亀山充隆東北大RECONF2014-6
本論文では非同期式データ転送プロトコルである4相2線方式とLevel-Encoded Dual-Rail (LEDR) ... [more] RECONF2014-6
pp.27-30
RECONF 2014-06-12
16:25
宮城 片平さくらホール 大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計
武井康浩張山昌論亀山充隆東北大RECONF2014-15
ノード数,エッジ数が非常に大きいグラフにおける最短経路問題は,様々な分野で応用されている.しかしながら,ダイクストラ法な... [more] RECONF2014-15
pp.79-83
EMCJ, MW, EST
(共催)
IEE-EMC
(連催) [詳細]
2013-10-24
15:45
宮城 東北大 青葉山キャンパス OpenCLを用いたFPGAベースFDTDアクセラレータの設計
武井康浩ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大EMCJ2013-73 MW2013-113 EST2013-65
FPGAによる専用ハードウェアを用いた高性能計算システムは,CPUおよびGPUと比べて電力効率が高い計算処理を実現できる... [more] EMCJ2013-73 MW2013-113 EST2013-65
pp.73-76
IE, ICD, VLD
(共催)
IPSJ-SLDM
(連催) [詳細]
2013-10-08
10:35
青森 弘前大学 コラボ弘大 電流モード論理に基づく多値細粒度リコンフィギャラブルVLSIの新概念アーキテクチャ
白 旭亀山充隆東北大VLD2013-57 ICD2013-81 IE2013-57
本稿では、多値Xネット・データ転送方式に基づく細粒度リコンフィギャラブルVLSIを提案している。2つの2値データは2個の... [more] VLD2013-57 ICD2013-81 IE2013-57
pp.59-64
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-18
16:00
岩手 ホテルルイズ(盛岡)【変更】 [招待講演]人間中心のリアルワールド知能システムのための計算技術
張山昌論亀山充隆東北大VLD2012-45 SIP2012-67 ICD2012-62 IE2012-69
 [more] VLD2012-45 SIP2012-67 ICD2012-62 IE2012-69
pp.31-33
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-19
09:25
岩手 ホテルルイズ(盛岡)【変更】 コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成
藤岡与周八戸工大)・亀山充隆東北大VLD2012-47 SIP2012-69 ICD2012-64 IE2012-71
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] VLD2012-47 SIP2012-69 ICD2012-64 IE2012-71
pp.39-44
RECONF 2012-09-18
14:25
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計
張山昌論小松与志也亀山充隆東北大RECONF2012-30
 [more] RECONF2012-30
pp.37-42
RECONF 2012-09-18
14:50
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
張山昌論小松与志也亀山充隆東北大RECONF2012-31
 [more] RECONF2012-31
pp.43-47
RECONF 2012-09-19
10:40
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-DFDTDへの応用
張山昌論ハシタ ムトゥマラ ウィシディスーリヤ武井康浩亀山充隆東北大RECONF2012-39
 [more] RECONF2012-39
pp.89-93
ICD, IPSJ-ARC
(連催)
2012-01-20
15:10
東京 電通大 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価
小松与志也張山昌論石原翔太土屋亮人亀山充隆東北大ICD2011-142
本論文では回路の稼働率に応じて同期式あるいは非同期式に回路の動作を選択できるハイブリッドFPGAを提案する.ロジックブロ... [more] ICD2011-142
pp.93-96
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-24
14:45
宮城 一の坊(仙台) レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
藤岡与周八戸工大)・瀧沢 翔亀山充隆東北大SIP2011-64 ICD2011-67 IE2011-63
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] SIP2011-64 ICD2011-67 IE2011-63
pp.13-18
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-25
13:30
宮城 一の坊(仙台) MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
武井康浩ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大SIP2011-73 ICD2011-76 IE2011-72
メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして,CPUとアクセラレータを組み合わせた... [more] SIP2011-73 ICD2011-76 IE2011-72
pp.73-76
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-25
13:55
宮城 一の坊(仙台) 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
大林洋介ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大SIP2011-74 ICD2011-77 IE2011-73
低消費電力ヘテロジニアスマルチコアプロセッサ上のアクセラレータコアは,データアクセス速度の向上と並列アクセスを可能にする... [more] SIP2011-74 ICD2011-77 IE2011-73
pp.77-82
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-25
15:55
宮城 一の坊(仙台) スーパーノード表現に基づくCDFG構造とスケジュールの同時最適化
平田 章ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大SIP2011-77 ICD2011-80 IE2011-76
LSIの高位合成の入力である動作記述としては,演算の並列度やデータの依存関係をグラフ構造により表現するコントロール・デー... [more] SIP2011-77 ICD2011-80 IE2011-76
pp.101-105
VLD 2010-09-27
14:25
京都 京都工繊大 60周年記念館 ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て
張山昌論ウッデヤスーリヤ ハシタ ムトゥマラ亀山充隆東北大VLD2010-43
CPUコアとアクセラレータコアを組み合わせたヘテロジニアスマルチコアプロセッサでは異種のプロセッサの利用により全体の性能... [more] VLD2010-43
pp.7-12
RECONF 2010-09-17
10:15
静岡 静岡大学(工学部2号館) 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成
石原翔太土屋亮人小松与志也張山昌論亀山充隆東北大RECONF2010-33
非同期式回路はクロックツリーによる消費電力がないため,低稼働率の部分回路において電力効率が良い.一方,同期式回路は非同期... [more] RECONF2010-33
pp.91-95
ICD, IPSJ-ARC, IPSJ-EMB
(連催)
2010-01-29
13:50
東京 東芝本社 FPGA向きヘテロジニアスマルチコアプロセッサ: SIMD形アクセラレータコアとその評価
張山昌論ハシタムトゥマラ ウィシディスーリヤ松田岳久亀山充隆東北大ICD2009-112
 [more] ICD2009-112
pp.105-108
VLD, CPSY, RECONF
(共催)
IPSJ-SLDM
(連催) [詳細]
2010-01-27
09:00
神奈川 慶應義塾大学日吉キャンパス 自律適応電源電圧制御に基づく低消費電力FPGAの構成
石原翔太夏 徴帆張山昌論亀山充隆東北大VLD2009-84 CPSY2009-66 RECONF2009-69
本稿は複数電源電圧を用いた低消費電力FPGAを提案する.提案FPGAはシステムの性能を低下させることなく,それぞれのロジ... [more] VLD2009-84 CPSY2009-66 RECONF2009-69
pp.95-99
 44件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会