| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2021-12-02 15:35 |
ONLINE | オンライン開催 | シミュレーテッド量子アニーリングを用いたマスク最適化手法 ○小平行秀・中山晴貴・野中尚貴（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア）  VLD2021-45 ICD2021-55 DC2021-51 RECONF2021-53 |
半導体プロセスの微細化のために，光リソグラフィ技術の進展が求められている．光リソグラフィの解像度を改善する技術のうち，ウ... [more] | VLD2021-45 ICD2021-55 DC2021-51 RECONF2021-53 pp.162-167 |
| VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2020-11-18 09:55 |
ONLINE | オンライン開催 | LSIにおけるセル配置手法を用いた身体的距離を考慮した座席レイアウト手法 ○小平行秀（会津大） VLD2020-34 ICD2020-54 DC2020-54 RECONF2020-53 |
新型コロナウィルスの感染拡大に伴い，人と人との身体的距離の確保が求められている．そこで本稿では，決められた空間の中に，で... [more] | VLD2020-34 ICD2020-54 DC2020-54 RECONF2020-53 pp.127-131 |
| HWS, VLD (共催) [詳細] |
2020-03-04 14:55 |
沖縄 | 沖縄県青年会館 （開催中止，技報発行あり） |
製造後遅延調整における遅延調整素子のゲートサイジング手法 ○室井孝太・小平行秀（会津大） VLD2019-103 HWS2019-76 |
LSI設計では，回路の増大，設計プロセスの微細化， 性能の高速化により，製造時の配線とゲートに対する遅延のばらつきによる... [more] | VLD2019-103 HWS2019-76 pp.53-58 |
| HWS, VLD (共催) [詳細] |
2020-03-04 16:00 |
沖縄 | 沖縄県青年会館 （開催中止，技報発行あり） |
ラグランジュ緩和法と境界Flippingによるプロセスばらつきを考慮したピクセルベースマスク最適化手法 ○東 梨奈・小平行秀（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア） VLD2019-105 HWS2019-78 |
製造プロセスの微細化のために，光リソグラフィによる半導体加工技術の進展が求められている．光リソグラフィの解像度を改善する... [more] | VLD2019-105 HWS2019-78 pp.65-70 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) ICD, IE (共催) RECONF (併催) [詳細] |
2019-11-15 16:35 |
愛媛 | 愛媛県男女共同参画センター | 劣勾配法によるプロセスばらつきを考慮したマスク最適化手法 ○小平行秀・東 梨奈（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア） VLD2019-53 DC2019-77 |
製造プロセスの微細化のために，光リソグラフィによる半導体加工技術の進展が求められている．光リソグラフィの解像度を改善する... [more] | VLD2019-53 DC2019-77 pp.197-202 |
| HWS, VLD (共催) |
2019-02-27 15:20 |
沖縄 | 沖縄県青年会館 | 一般同期方式における低電力化のための多電源回路の設計フロー ○青木誠孝・小平行秀（会津大） VLD2018-102 HWS2018-65 |
クロックを各記憶素子に同時に分配することを前提としない一般同期方式では，物理遅延を従来のクロック同期方式である完全同期方... [more] | VLD2018-102 HWS2018-65 pp.55-60 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-07 14:10 |
広島 | サテライトキャンパスひろしま | 0-1二次計画法によるプロセスばらつきを考慮したモデルベースマスク補正手法 ○東 梨奈・小平行秀（会津大）・松井知己・高橋篤司（東工大）・児玉親亮・野嶋茂樹（東芝メモリ） VLD2018-70 DC2018-56 |
半導体製造における回路パターンの限界寸法の縮小のため，光リソグラフィによる半導体加工技術の進歩が求められている．光リソグ... [more] | VLD2018-70 DC2018-56 pp.209-214 |
| CAS, SIP, MSS, VLD (共催) |
2018-06-14 16:15 |
北海道 | 北海道大学フロンティア応用科学研究棟 | 機械学習を用いた配線長予測による解析的配置手法の高速化 ○干場 樹・小平行秀（会津大） CAS2018-14 VLD2018-17 SIP2018-34 MSS2018-14 |
近年のLSI設計において，回路規模の増大，設計プロセス技術の微細化，要求される性能の向上により，設計制約を満たした配置配... [more] | CAS2018-14 VLD2018-17 SIP2018-34 MSS2018-14 pp.75-80 |
| VLD, IPSJ-SLDM (連催) |
2018-05-16 15:50 |
福岡 | 北九州国際会議場 | マスク最適化のための2次計画法を用いたピクセルベースOPC手法 ○東 梨奈・小平行秀（会津大） VLD2018-3 |
半導体製造における回路パターンの限界寸法の縮小のために，光リソグラフィによる半導体加工技術の進歩が求められている．光リソ... [more] | VLD2018-3 pp.31-36 |
| VLD, HWS (併催) |
2018-03-01 09:50 |
沖縄 | 沖縄県青年会館 | 製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法 ○室井孝太・小平行秀（会津大） VLD2017-107 |
LSI設計では，回路の増大，設計プロセスの微細化，性能の高速化により，製造時の配線とゲートに対する遅延のばらつきによるタ... [more] | VLD2017-107 pp.109-114 |
| VLD | 2017-03-01 14:50 |
沖縄 | 沖縄県青年会館 | 歩留まり改善を考慮した電力削減のための製造後遅延調整手法 ○増子 駿・小平行秀（会津大） VLD2016-104 |
集積回路の微細加工技術の進歩に伴い，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近年... [more] | VLD2016-104 pp.13-18 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 13:35 |
大阪 | 立命館大学大阪いばらきキャンパス | Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー ○寺田万理・増子 駿・小平行秀（会津大） VLD2016-48 DC2016-42 |
近年，様々な分野でFPGAでの回路実装が用いられている．これまでに，より高速な回路を実現するために，クロック信号を各レジ... [more] | VLD2016-48 DC2016-42 pp.25-30 |
| VLD | 2016-03-02 11:20 |
沖縄 | 沖縄県青年会館 | Altera FPGAのための一般同期方式における部分変更機能による高速化手法 ○増子 駿・大場琢也・小平行秀（会津大） VLD2015-137 |
近年，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，同じプロセスで回路を実装し... [more] | VLD2015-137 pp.149-154 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 16:20 |
長崎 | 長崎県勤労福祉会館 | CMOS回路の1次元レイアウト面積最小化問題に対する高速化のためのSATへの定式化 ○増子 駿・小平行秀（会津大） VLD2015-51 DC2015-47 |
集積回路のレイアウト設計では，製造コストの削減やチップの歩留まり向上などのために，レイアウト面積の最小化が望まれる．本稿... [more] | VLD2015-51 DC2015-47 pp.81-86 |
| VLD | 2015-03-02 15:20 |
沖縄 | 沖縄県青年会館 | SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法 ○増子 駿・小平行秀（会津大） VLD2014-158 |
[more] | VLD2014-158 pp.31-36 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 11:10 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法 ○川口純樹・小平行秀（会津大） VLD2014-83 DC2014-37 |
従来のクロックの同時分配を前提とする完全同期方式に対し，異なるタイミングでのクロック分配を許容する一般同期方式を採用する... [more] | VLD2014-83 DC2014-37 pp.87-92 |
| RCC, ASN, NS, RCS, SR (併催) |
2014-07-31 10:50 |
京都 | 京都テルサ | ［ポスター講演］Arduinoを用いた積雪量を計測するセンサーネットワークの構築 保坂隼也・森合洋介・中島正光・小平行秀・○齋藤 寛（会津大） RCC2014-26 NS2014-46 RCS2014-98 SR2014-27 ASN2014-45 |
積雪による事故や交通，流通の麻痺，および個々の生活への影響を抑えるために，本稿ではオープンソースハードウェアArduin... [more] | RCC2014-26 NS2014-46 RCS2014-98 SR2014-27 ASN2014-45 pp.23-28(RCC), pp.1-6(NS), pp.55-60(RCS), pp.43-48(SR), pp.31-36(ASN) |
| VLD, IPSJ-SLDM (連催) |
2014-05-29 11:30 |
福岡 | 北九州国際会議場 11会議室 | 半正定値緩和法を用いたLELECUTトリプルパターニングのためのレイアウト分割手法 ○小平行秀（会津大）・松井知己（東工大）・横山陽子・児玉親亮（東芝）・高橋篤司（東工大）・野嶋茂樹・田中 聡（東芝） VLD2014-6 |
次世代リソグラフィ技術として，2つのマスクをパタン形成のために，3つ目のマスクを形成したパタンを削除するためのカットとし... [more] | VLD2014-6 pp.27-32 |
| VLD | 2014-03-04 13:50 |
沖縄 | 沖縄県青年会館 | ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 ○宮辺祐太郎・高橋篤司・松井知己（東工大）・小平行秀（会津大）・横山陽子（東芝） VLD2013-149 |
最先端の半導体製造プロセスでは，デザインルールに従いパターンを生成してもリソグラフィーシミュレー ションによってホット... [more] |
VLD2013-149 pp.87-92 |
| VLD | 2014-03-05 16:10 |
沖縄 | 沖縄県青年会館 | マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 ○増井達哉・小平行秀（会津大） VLD2013-167 |
現在，様々な分野でASICでの回路実装に代わり，FPGAへの回路実装が用いられている．しかし，一般的には，FPGAに実装... [more] | VLD2013-167 pp.183-188 |
[研究会発表申込システムのトップページに戻る]