お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 53件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
VLD, HWS
(共催) [詳細]
2022-03-07
14:05
ONLINE オンライン開催 間欠動作を行うIoT向けプロセッサに適したFiCC型不揮発フリップフロップの実測評価
阿部佑貴小林和淑京都工繊大)・越智裕之立命館大VLD2021-85 HWS2021-62
近年, IoT (Internet of Things)やモバイルデバイスの普及に伴い, そのバッテリ駆動時間延長のため... [more] VLD2021-85 HWS2021-62
pp.45-50
VLD, DC, RECONF, ICD, IPSJ-SLDM
(連催)
(併催) [詳細]
2021-12-01
09:20
ONLINE オンライン開催 TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
小谷萌香中島隆一京都工繊大)・井置一哉ローム)・古田 潤小林和淑京都工繊大VLD2021-17 ICD2021-27 DC2021-23 RECONF2021-25
本稿では130 nmプロセスのフリップフロップ(FF)とトランジスタと配線を追加した面積,遅延,電力オーバーヘッドの小さ... [more] VLD2021-17 ICD2021-27 DC2021-23 RECONF2021-25
pp.1-6
SIP, CAS, VLD, MSS
(共催)
2021-07-05
13:30
ONLINE オンライン開催 [パネル討論][パネル討論]システムと信号処理サブソサイエティの役割 ~ IoT(Internet of Things)の課題への挑戦 ~
岡崎秀晃湘南工科大)・佐藤弘樹ソニー)・小林和淑京都工繊大)・尾崎敦夫阪工大)・林 和則京大)・田中聡久東京農工大CAS2021-4 VLD2021-4 SIP2021-14 MSS2021-4
システムと信号処理サブソサイエティ4研専(回路とシステム研究会,VLSI 設計技術研究会,信号処理
研究会,システム数... [more]
CAS2021-4 VLD2021-4 SIP2021-14 MSS2021-4
pp.16-18
VLD, DC, RECONF, ICD, IPSJ-SLDM
(連催)
(併催) [詳細]
2020-11-17
09:30
ONLINE オンライン開催 SONOS Flashセルを用いた不揮発SRAMの設計と回路シミュレーションによる評価
浦部孝樹新居浩二小林和淑京都工繊大VLD2020-11 ICD2020-31 DC2020-31 RECONF2020-30
本稿では SONOS Flash を用いた不揮発の SRAM メモリについてレイアウト設計を行い, その特性について回路... [more] VLD2020-11 ICD2020-31 DC2020-31 RECONF2020-30
pp.1-5
VLD, DC, RECONF, ICD, IPSJ-SLDM
(連催)
(併催) [詳細]
2020-11-18
14:00
ONLINE オンライン開催 宇宙機用集積回路に適した薄膜BOX FDSOIプロセスで試作したリングオシレータのトータルドーズ効果の実測評価
吉田高士古田 潤小林和淑京都工繊大VLD2020-30 ICD2020-50 DC2020-50 RECONF2020-49
宇宙で用いられる機器には半導体を用いた集積回路が必要不可欠であるが,宇宙空間で長期運用が求めら れる半導体デバイスでは宇... [more] VLD2020-30 ICD2020-50 DC2020-50 RECONF2020-49
pp.110-114
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2020-01-24
15:25
神奈川 慶応義塾大学 日吉キャンパス 来往舎 シフトレジスタによるSRAM型とフラッシュメモリ型FPGAのソフトエラー耐性の比較
河野雄哉附田悠人古田 潤小林和淑京都工繊大VLD2019-90 CPSY2019-88 RECONF2019-80
 [more] VLD2019-90 CPSY2019-88 RECONF2019-80
pp.217-222
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
09:15
愛媛 愛媛県男女共同参画センター 単発DCストレス測定による負バイアス温度不安定性のAC特性を再現可能なモデル
保坂 巧埼玉大)・西澤真一福岡大)・岸田 亮東京理科大)・松本高士東大)・小林和淑京都工繊大VLD2019-35 DC2019-59
本論文ではコンパクトな負バイアス温度不安定性(NBTI)モデルを提案する.提案モデルは反応拡散(tn)およびホールトラッ... [more] VLD2019-35 DC2019-59
pp.57-62
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2018-12-07
14:10
広島 サテライトキャンパスひろしま FPGAとマイコンを用いたリングオシレータの超長期経年劣化の実測評価
中野洋希京都工繊大)・岸田 亮東京理科大)・古田 潤小林和淑京都工繊大CPM2018-95 ICD2018-56 IE2018-74
 [more] CPM2018-95 ICD2018-56 IE2018-74
pp.31-36
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2018-12-07
13:45
広島 サテライトキャンパスひろしま 遅延を抑えたスタック構造によるSOIプロセス向け耐ソフトエラーFFの提案および実測評価
榎原光則山田晃大古田 潤小林和淑京都工繊大VLD2018-69 DC2018-55
 [more] VLD2018-69 DC2018-55
pp.203-208
SDM, ICD
(共催)
ITE-IST
(連催) [詳細]
2018-08-07
11:30
北海道 北海道大学大学院情報科学研究科 M棟M151 FDSOIプロセスにおけるスタック構造を用いたNMOSおよびPMOSトランジスタのソフトエラー耐性の実測による比較
山田晃大古田 潤小林和淑京都工繊大SDM2018-28 ICD2018-15
集積回路素子の微細化に伴いソフトエラーによる集積回路の信頼性低下が問題となっている.本研究では,65nm FDSOI (... [more] SDM2018-28 ICD2018-15
pp.15-20
VLD, HWS
(併催)
2018-02-28
17:20
沖縄 沖縄県青年会館 FDSOIに適したスタック構造におけるソフトエラー対策手法の提案・評価と微細化による影響の評価
丸岡晴喜山田晃大榎原光則古田 潤小林和淑京都工繊大VLD2017-103
トランジスタサイズの微細化に伴い、ソフトエラーにより集積回路の信頼性が低下している。本稿では65 nm FDSOI プロ... [more] VLD2017-103
pp.85-90
VLD, HWS
(併催)
2018-02-28
17:45
沖縄 沖縄県青年会館 65 nm FDSOIプロセスのトランジスタモデルの違いによるフリップフロップのソフトエラー耐性の実測と評価
榎原光則丸岡晴喜山田晃大古田 潤小林和淑京都工繊大VLD2017-104
ムーアの法則に従い, 集積回路 (LSI)が微細化することで, PCやスマートフォン
といった高性能な製品を作れるよう... [more]
VLD2017-104
pp.91-96
ICD, CPSY, CAS
(共催)
2017-12-14
15:10
沖縄 アートホテル石垣島 Matrix Exponential法を用いたパワーMOSFETの過渡解析の高速化
亀井達也熊代成孝小林和淑京都工繊大CAS2017-87 ICD2017-75 CPSY2017-84
パワーデバイスの設計・開発において、シミュレーション時間の短縮が求められている。本研究では、デバイス過渡解析における正確... [more] CAS2017-87 ICD2017-75 CPSY2017-84
pp.107-112
SDM 2017-11-10
14:30
東京 機械振興会館 [招待講演]行列指数法によるデバイス過渡シミュレーションの正確な時間刻み指標
熊代成孝亀井達也廣木 彰小林和淑京都工繊大SDM2017-70
パワーデバイスの過渡シミュレーションの正確な時間刻み制御指標を提案する。本指標は行列指数法によって求められた、デバイス構... [more] SDM2017-70
pp.47-52
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-28
14:15
大阪 立命館大学大阪いばらきキャンパス TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討
山田晃大丸岡晴喜梅原成宏古田 潤小林和淑京都工繊大VLD2016-49 DC2016-43
集積回路はムーアの法則に従って微細化してきたが,それに伴いソフトエラーに
よる信頼性の低下が問題となっている.既にソ... [more]
VLD2016-49 DC2016-43
pp.31-36
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-28
14:40
大阪 立命館大学大阪いばらきキャンパス PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価
梅原成宏古田 潤小林和淑京都工繊大VLD2016-50 DC2016-44
集積回路の微細化に伴い,ソフトエラーによる信頼性の低下が問題となっている.近年,SOIやFinFETのような従来と異なる... [more] VLD2016-50 DC2016-44
pp.37-41
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-28
15:05
大阪 立命館大学大阪いばらきキャンパス 重イオン照射測定によるFDSOIにおけるFFのソフトエラー耐性の評価
一二三 潤梅原成宏丸岡晴喜古田 潤小林和淑京都工繊大VLD2016-51 DC2016-45
微細プロセスではレイアウト構造を変更することで様々な影響が及ぶ.本研究では 28 nm と 65 nm の FDSOI ... [more] VLD2016-51 DC2016-45
pp.43-48
VLD, DC
(共催)
CPM, ICD, IE
(共催)
CPSY, RECONF
(併催) [詳細]
2016-11-28
15:30
大阪 立命館大学大阪いばらきキャンパス 40 nm SiONプロセスにおけるランダムテレグラフノイズ複合欠陥モデルを用いた回路解析手法
籔内美智太郎大島 梓駒脇拓弥小林和淑岸田 亮古田 潤京都工繊大)・Pieter WeckxKUL/IMEC)・Ben KaczerIMEC)・松本高士東大)・小野寺秀俊京大VLD2016-52 DC2016-46
複合欠陥を考慮したランダムテレグラフノイズ (RTN: Random Telegraph Noise) モデルを用いた回... [more] VLD2016-52 DC2016-46
pp.49-54
ICD, CPSY
(共催)
2015-12-17
09:40
京都 京都工芸繊維大学 40nmプロセスリングオシレータにおける複合モード欠陥を用いたRTNのモデル化
大島 梓京都工繊大)・Pieter WeckxBen KaczerIMEC)・松本高士東大)・小林和淑京都工繊大)・小野寺秀俊京大ICD2015-63 CPSY2015-76
 [more] ICD2015-63 CPSY2015-76
pp.1-6
ICD, CPSY
(共催)
2015-12-17
16:00
京都 京都工芸繊維大学 [ポスター講演]40nmプロセスリングオシレータにおける複合モード欠陥を用いたRTNのモデル化
大島 梓京都工繊大)・Pieter WeckxBen KaczerIMEC)・松本高士東大)・小林和淑京都工繊大)・小野寺秀俊京大
 [more]
 53件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会