お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 44件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF 2022-06-07
16:35
茨城 筑波大学計算科学研究センター
(ハイブリッド開催,主:現地開催,副:オンライン開催)
スパースイジングモデルのための量子アニーリングアクセラレータの設計
大間祐太ウィッデヤスーリヤ ハシタ ムトゥマラ張山昌論東北大RECONF2022-10
量子アニーリング(QA)とは組合せ最適化問題を確率的に解く一つの方法である.QAの実装には量子アニーラーという量子コンピ... [more] RECONF2022-10
pp.45-47
MI 2017-07-07
09:30
宮城 東北大学 [ショートペーパー]肝臓外科手術における体積制約下での最適切除領域推定
張山昌論渡部椰也東北大)・下田 貢東京医科大MI2017-31
肝臓外科手術の術前計画では,患者の肝機能を考慮しながら適切な切除領域を決定することが目的である.現在,切除領域の決定は医... [more] MI2017-31
pp.27-28
EST 2016-05-20
15:25
東京 機械振興会館 OpenCLを用いたFDTD計算向けFPGAプラットフォーム
ウィッデヤスーリヤ ハシタ ムトゥマラ張山昌論大寺康夫東北大EST2016-4
本稿では,FDTD (finite difference time domain)計算のためのアクセラレータとして,メモ... [more] EST2016-4
pp.17-20
RECONF 2016-05-19
10:05
神奈川 富士通研究所 文字列検索アクセラレータのためのブロックサイズ制約に基づく簡潔データ構造
張山昌論ウィッデヤスーリヤ ハシタ ムトゥマラ東北大RECONF2016-2
簡潔データ構造は少ない記憶容量で効率の良く処理を行うために用いられている.
しかしながら,現在主流であるソフトウェア的... [more]
RECONF2016-2
pp.3-8
RECONF 2016-05-19
10:25
神奈川 富士通研究所 OpenCLを用いたステンシル計算向けFPGAプラットフォームの設計
ウィッデヤスーリヤ ハシタ ムトゥマラ張山昌論東北大RECONF2016-3
ステンシル計算は科学技術計算分野でよく用いられる計算方法である.
ステンシル計算の処理時間は外部メモリ帯域で制限されて... [more]
RECONF2016-3
pp.9-12
RECONF 2016-05-19
10:45
神奈川 富士通研究所 OpenCLを用いた分子動力学用FPGAアクセラレータの設計
ウィッデヤスーリヤ ハシタ ムトゥマラ張山昌論東北大)・笠原浩太阪大RECONF2016-4
分子動力学シミュレーションは原子や分子の性質を学ぶため重要である.しかしながら,シミュレーションには膨大な処理時間がかか... [more] RECONF2016-4
pp.13-16
RECONF 2016-05-20
11:20
神奈川 富士通研究所 OpenCLを用いた位相限定相関法のためのFPGAアクセラレータの評価
張山昌論立見駿介伊藤康一青木孝文東北大RECONF2016-21
本稿では,OpenCLベースの設計ツールを用いた位相限定相関法(Phase-Only Correlation: POC)... [more] RECONF2016-21
pp.103-108
RECONF 2016-05-20
11:40
神奈川 富士通研究所 OpenCLを用いたパーティクルフィルタ用FPGAプラットフォームの評価
張山昌論立見駿介東北大)・生駒哲一日本工大RECONF2016-22
パーティクルフィルタは,非線形・非ガウスの状態空間モデルで表される,動的システムの状態推定法である.
汎用性が高く,ビ... [more]
RECONF2016-22
pp.109-113
RECONF 2014-06-11
17:00
宮城 片平さくらホール [招待講演]大規模計算応用のためのカスタムアクセラレータの展望 ~ 応用・アーキテクチャ・回路 ~
張山昌論東北大RECONF2014-1
 [more] RECONF2014-1
pp.1-4
RECONF 2014-06-12
09:50
宮城 片平さくらホール Burrows-Wheelerアルゴリズムを用いたDNA塩基配列位置推定のための高並列FPGAアクセラレータ
ウッデヤスーリヤ ハシタ ムトゥマラ張山昌論亀山充隆東北大RECONF2014-4
バイオインフォマティクスではDNA塩基配列位置推定は遺伝子解析において極めて重要な処理である.しかしながら,ソフトウェア... [more] RECONF2014-4
pp.17-20
RECONF 2014-06-12
10:50
宮城 片平さくらホール LEDR/4相2線ハイブリッドアーキテクチャに基づく高性能非同期FPGA
小松与志也張山昌論亀山充隆東北大RECONF2014-6
本論文では非同期式データ転送プロトコルである4相2線方式とLevel-Encoded Dual-Rail (LEDR) ... [more] RECONF2014-6
pp.27-30
RECONF 2014-06-12
16:25
宮城 片平さくらホール 大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計
武井康浩張山昌論亀山充隆東北大RECONF2014-15
ノード数,エッジ数が非常に大きいグラフにおける最短経路問題は,様々な分野で応用されている.しかしながら,ダイクストラ法な... [more] RECONF2014-15
pp.79-83
EMCJ, MW, EST
(共催)
IEE-EMC
(連催) [詳細]
2013-10-24
15:45
宮城 東北大 青葉山キャンパス OpenCLを用いたFPGAベースFDTDアクセラレータの設計
武井康浩ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大EMCJ2013-73 MW2013-113 EST2013-65
FPGAによる専用ハードウェアを用いた高性能計算システムは,CPUおよびGPUと比べて電力効率が高い計算処理を実現できる... [more] EMCJ2013-73 MW2013-113 EST2013-65
pp.73-76
IE, SIP, ICD, VLD, IPSJ-SLDM
(共催) [詳細]
2012-10-18
16:00
岩手 ホテルルイズ(盛岡)【変更】 [招待講演]人間中心のリアルワールド知能システムのための計算技術
張山昌論亀山充隆東北大VLD2012-45 SIP2012-67 ICD2012-62 IE2012-69
 [more] VLD2012-45 SIP2012-67 ICD2012-62 IE2012-69
pp.31-33
RECONF 2012-09-18
14:25
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計
張山昌論小松与志也亀山充隆東北大RECONF2012-30
 [more] RECONF2012-30
pp.37-42
RECONF 2012-09-18
14:50
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
張山昌論小松与志也亀山充隆東北大RECONF2012-31
 [more] RECONF2012-31
pp.43-47
RECONF 2012-09-19
10:40
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-DFDTDへの応用
張山昌論ハシタ ムトゥマラ ウィシディスーリヤ武井康浩亀山充隆東北大RECONF2012-39
 [more] RECONF2012-39
pp.89-93
ICD, IPSJ-ARC
(連催)
2012-01-20
15:10
東京 電通大 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価
小松与志也張山昌論石原翔太土屋亮人亀山充隆東北大ICD2011-142
本論文では回路の稼働率に応じて同期式あるいは非同期式に回路の動作を選択できるハイブリッドFPGAを提案する.ロジックブロ... [more] ICD2011-142
pp.93-96
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-25
13:30
宮城 一の坊(仙台) MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム
武井康浩ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大SIP2011-73 ICD2011-76 IE2011-72
メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして,CPUとアクセラレータを組み合わせた... [more] SIP2011-73 ICD2011-76 IE2011-72
pp.73-76
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-25
13:55
宮城 一の坊(仙台) 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション
大林洋介ハシタ ムトゥマラ ウィシディスーリヤ張山昌論亀山充隆東北大SIP2011-74 ICD2011-77 IE2011-73
低消費電力ヘテロジニアスマルチコアプロセッサ上のアクセラレータコアは,データアクセス速度の向上と並列アクセスを可能にする... [more] SIP2011-74 ICD2011-77 IE2011-73
pp.77-82
 44件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会