お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 48件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2020-01-24
13:30
神奈川 慶応義塾大学 日吉キャンパス 来往舎 逆正弦の高基数CORDICアルゴリズムのFPGA上での実現
松岡裕志高木直史京大)・高木一義三重大VLD2019-86 CPSY2019-84 RECONF2019-76
我々提案した倍精度浮動小数点逆正弦計算のための高基数CORDICアルゴリズムに基づく回路のFPGA上での実現について検討... [more] VLD2019-86 CPSY2019-84 RECONF2019-76
pp.193-197
SCE 2020-01-17
13:15
神奈川 横浜市開港記念会館 [ポスター講演]A Routing Method with Wire Length Matching for RSFQ Logic Circuits Using Thin PTLs
Kei KitamuraKyoto Univ)・Kazuyoshi TakagiMie Univ)・Naofumi TakagiKyoto UnivSCE2019-35
 [more] SCE2019-35
pp.23-25
SCE 2020-01-17
13:15
神奈川 横浜市開港記念会館 [ポスター講演]A Comparison of Clocking Schemes for SFQ Circuits
Takahiro KawaguchiKyoto Univ.)・Kazuyoshi TakagiMie Univ.)・Takagi NaofumiKyoto Univ.SCE2019-36
 [more] SCE2019-36
pp.27-32
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2019-01-30
15:30
神奈川 慶応義塾大学 日吉キャンパス 来往舎 ROSベースの自律移動ロボットにおけるFPGA統合開発プラットフォーム
田村 爽新田泰大高瀬英希高木一義高木直史京大VLD2018-79 CPSY2018-89 RECONF2018-53
 [more] VLD2018-79 CPSY2018-89 RECONF2018-53
pp.43-48
SANE 2018-11-08
14:10
海外 中国(許昌市) 携帯危険物検出におけるミリ波SARのイメージング性能に関する検討
本間洸希山田寛喜佐藤亮一山口芳雄新潟大)・森 浩樹東芝)・Kazuyoshi TakagiHironori DobashiYasushi MurakamiToshiba Infrastructure Systems & SolutionsSANE2018-58
セキュリティの場面おいて,電磁波用いた不審物のセンシングが行われている.現在運用されている製品では,検出時に静止する必要... [more] SANE2018-58
pp.17-20
RECONF 2018-05-24
14:55
東京 ゲートシティ大崎 B1ルームD SWORDSフレームワークにおけるSW/HW通信方式の自動選択に向けた検討
新田泰大高瀬英希高木一義高木直史京大RECONF2018-8
 [more] RECONF2018-8
pp.39-44
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-07
13:00
熊本 くまもと県民交流館パレア 高基数STL法を用いたFPGA向き指数関数計算法
藤原康史高木一義高木直史京大RECONF2017-46
IEEE754-2008 標準で推奨されている倍精度浮動小数点指数関数の正確丸めを保証するFPGA 向きの計算 法を提... [more] RECONF2017-46
pp.55-59
SCE 2017-04-21
13:45
東京 機械振興会館 シストリックアーキテクチャに基づくRSFQパターンマッチング回路
高木一義大畑真也高木直史京大SCE2017-7
RSFQ論理回路による正規表現パターンマッチング回路を提案する。提案回路は、1文字のドントケア、閉包、および選択を記述で... [more] SCE2017-7
pp.35-39
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(共催)
(連催) [詳細]
2017-03-10
14:50
沖縄 具志川農村環境改善センター 倍精度浮動小数点対数関数のFPGA向き計算法
藤原康史高木一義高木直史京大CPSY2016-156 DC2016-102
浮動小数点数演算標準IEEE754が2008年に改定され,正確に計算すべき関数として36... [more] CPSY2016-156 DC2016-102
pp.363-367
SCE 2016-04-20
14:40
東京 機械振興会館 高機能単一磁束量子マイクロプロセッサとランダムアクセスメモリのオンチップ実装
佐藤 諒名大)・安藤友紀京大)・田中雅光藤巻 朗名大)・高木一義高木直史京大SCE2016-5
これまでに実証されてきた単一磁束量子(SFQ)マイクロプロセッサでは、機能やメモリ容量の問題からプログラムの実行が不可能... [more] SCE2016-5
pp.25-30
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2015-12-02
11:40
長崎 長崎県勤労福祉会館 プログラマブルSoCにおけるリアルタイムシステム構築のためのソフトウェア指向の協調設計環境
畑山拓也谷 祐輔高瀬英希高木一義高木直史京大RECONF2015-53
我々は,プロセッサとFPGAが同一チップに集積されたプログラマブルSoCを対象としたSW/HW協調システム設計環境として... [more] RECONF2015-53
pp.27-32
RECONF 2015-06-20
09:30
京都 京都大学 プログラマブルSoCのためのシステム設計環境におけるSW/HWインタフェース生成手法
谷 祐輔畑山拓也高瀬英希高木一義高木直史京大RECONF2015-14
近年の組込みシステムでは,プロセッサとFPGAを同一チップに集積したデバイスであるプログラマブルSoCが注目されている.... [more] RECONF2015-14
pp.73-78
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-26
16:15
大分 ビーコンプラザ(別府国際コンベンションセンター) 2つの浮動小数点倍精度加算器を用いた仮数部104ビット拡張倍精度加算器
矢高裕之高木直史高木一義京大CPSY2014-75
近年, 高速な高精度計算の必要性が高まっている.
しかし, IEEE754に準拠した4倍精度浮動小数点演算をハードウェ... [more]
CPSY2014-75
pp.19-23
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2014-11-26
16:40
大分 ビーコンプラザ(別府国際コンベンションセンター) 2つの浮動小数点積和演算器を用いた複素数乗算器
高田雄平高木直史高木一義京大CPSY2014-76
複素数演算は科学技術計算や信号処理などの分野で広く使用される.
浮動小数点複素数乗算は高速フーリエ変換(FFT)におい... [more]
CPSY2014-76
pp.25-29
COMP 2014-09-02
11:30
愛知 豊橋技術科学大学 行列多項式I+A+A^2+...+A^{N-1}の計算における乗算回数について
松本耕太朗高木直史高木一義京大COMP2014-18
 [more] COMP2014-18
pp.23-27
SCE 2014-07-23
10:10
東京 機械振興会館 4ビット並列ビットスライスALUの設計と評価
高田賢介田中雅光藤巻 朗名大)・唐 光明高木一義高木直史京大SCE2014-25
 [more] SCE2014-25
pp.7-12
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB
(共催)
(連催) [詳細]
2013-03-14
15:30
長崎 対馬市交流センター 会議室 浮動小数点演算器アレイの構成のための評価環境
伊藤勇也高瀬英希高木一義高木直史京大CPSY2012-94 DC2012-100
アレイ状に配置した浮動小数点演算器を接続することで構成される浮動小数点演算器アレイは,科学技術計算などにおける膨大な演算... [more] CPSY2012-94 DC2012-100
pp.253-258
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2012-11-27
10:30
福岡 九州大学百年講堂 高位合成における繰り返し回数未決定ループに対する投機実行手法
荒木達真高瀬英希高木一義高木直史京大VLD2012-76 DC2012-42
 [more] VLD2012-76 DC2012-42
pp.99-104
SCE 2012-07-19
11:10
東京 機械振興会館地下3階1号室 SFQ回路を用いたビットスライス浮動小数点加算器
大桃由紀雄成瀬遥平京大)・鬼頭信貴中京大)・高木直史高木一義京大SCE2012-11
単一磁束量子(SFQ)回路は低消費電力性,高速動作性に優れる.
現在,高性能コンピュータ用のSFQによる実現に適した演... [more]
SCE2012-11
pp.13-17
VLD 2012-03-06
15:30
大分 ビーコンプラザ 高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換
大野真司名大)・高木一義高木直史京大VLD2011-129
近年,回路の設計生産性危機の問題に対応するために,従来より高い抽象度をもった高位言語を用いて回路を記述する,高位設計の手... [more] VLD2011-129
pp.55-60
 48件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会