| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2015-03-07 08:55 |
鹿児島 | 奄美市社会福祉協議会 会議室（2F・４F） | CMOSアナログ回路におけるバイアス回路制御方式の改良と性能評価 ○堀 遼平（立命館大）・熊本敏夫（阪産大）・白畑正芳・藤野 毅（立命館大）  CPSY2014-175 DC2014-101 |
消費電力の小さいセンサノードデバイスの実現のため，ノーマリオフ（Noff）・コンピューティング技術を活用したデバイス制御... [more] | CPSY2014-175 DC2014-101 pp.77-82 |
| ICD, IPSJ-ARC (連催) |
2015-01-29 15:15 |
神奈川 | 慶應義塾大学 日吉キャンパス | CMOSアナログ回路におけるノーマリオフ機構の検討 ○堀 遼平（立命館大）・熊本敏夫（阪産大）・白畑正芳・藤野 毅（立命館大） ICD2014-112 |
[more] | ICD2014-112 pp.13-18 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:05 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルアーキテクチャVPEX3S ～ 動作速度を改善するための基本論理素子の改良 ～ ○大谷 拓・堀 遼平（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2013-70 DC2013-36 |
当研究室では，ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルASICアーキテクチャVPEX3(V... [more] | VLD2013-70 DC2013-36 pp.75-80 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:30 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルアーキテクチャVPEX4 (1) ～ 配線混雑度改善と低消費電力性能向上のための基本論理素子の改良 ～ ○堀 遼平・大谷 拓・人見達郎・上口翔大（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2013-71 DC2013-37 |
LSI微細プロセス技術とともに，マスクコストの高騰が問題となっている．この問題に対して，我々はビアプログラマブル技術の利... [more] | VLD2013-71 DC2013-37 pp.81-86 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:55 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルデバイスVPEX4のベンチマーク回路を用いた性能評価 ○上口翔大・堀 遼平・大谷 拓（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2013-72 DC2013-38 |
LSIの微細化に伴いフォトマスク等を含む初期投資費用（NREコスト）が高騰している．当研究室では，大部分のフォトマスクを... [more] | VLD2013-72 DC2013-38 pp.87-92 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 09:40 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルアナログ(VPA)回路設計とプログラマブルアナログ回路との性能比較 ○上田佳祐・堀 遼平・汐崎 充・熊本敏夫・藤田智弘・藤野 毅（立命館大） CPM2013-110 ICD2013-87 |
LSIの開発コスト高騰問題や，設計容易性の観点からアナログ回路においてもプログラマブル回路が実用化され始めている．我々は... [more] | CPM2013-110 ICD2013-87 pp.13-18 |
| OFT | 2013-10-24 13:25 |
奈良 | エルトピア奈良 | チャープを伴わない光フーリエ変換を用いた低歪み光可変遅延線 ○堀込亮平・來住直人（電通大） OFT2013-23 |
光信号処理の課題の一つに，信号のタイミング制御が挙げられる．本稿では，全光信号処理においてタイミング制御のための光可変遅... [more] | OFT2013-23 pp.5-10 |
| CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (共催) (連催) [詳細] |
2013-03-14 09:35 |
長崎 | 対馬市交流センター 会議室 | センサノード低消費電力化のためのノーマリーオフ動作検証環境の構築と評価 ○中川和歩・堀 遼平・熊木武志・木股雅章・藤野 毅（立命館大） CPSY2012-87 DC2012-93 |
近年，家庭やビル等にセンサネットワークを設置し，温度・湿度・赤外線等の計測データを用いて施設全体を管理することで，電力エ... [more] | CPSY2012-87 DC2012-93 pp.211-216 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 09:50 |
福岡 | 九州大学百年講堂 | ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価 ○大谷 拓・堀 遼平・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2012-90 DC2012-56 |
当研究室では，ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルロジックVPEXの開発，研究を行って... [more] | VLD2012-90 DC2012-56 pp.177-182 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 11:20 |
福岡 | 九州大学百年講堂 | ビアプログラマブルアナログ回路VPAのチップ設計と特性評価 ○上田佳祐・中澤 亮・堀 遼平・汐崎 充・藤田智弘・藤野 毅（立命館大） CPM2012-121 ICD2012-85 |
LSIの開発コスト高騰問題や，設計容易性の観点からアナログ回路においてもプログラマブル回路が実用化され始めている．我々は... [more] | CPM2012-121 ICD2012-85 pp.49-54 |
| VLD | 2012-03-06 10:35 |
大分 | ビーコンプラザ | ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価 ○大谷 拓・堀 遼平・北森達也・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2011-121 |
当研究室では，ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルアーキテクチャVPEXの開発，研究を... [more] | VLD2011-121 pp.7-12 |
| ICD | 2011-12-15 16:10 |
大阪 | 大阪大学会館 | ［ポスター講演］ビアプログラマブルロジックVPEXのソフトエラー率の検討 ○上岡泰輔・堀 遼平・北森達也（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） ICD2011-119 |
[more] | ICD2011-119 pp.93-98 |
| ICD | 2011-12-15 16:10 |
大阪 | 大阪大学会館 | ［ポスター講演］ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討 ○中澤 亮・堀 遼平・上田佳祐・汐崎 充・藤田智弘・藤野 毅（立命館大） ICD2011-120 |
デジタル回路においては，FPGAのようなフィールドプログラマブル回路が普及しているが，アナログ処理用のフィールドプログラ... [more] | ICD2011-120 pp.99-103 |
| VLD | 2011-03-04 15:30 |
沖縄 | 沖縄県男女共同参画センター | ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価 ○上岡泰輔・北森達也・堀 遼平（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2010-146 |
複合ゲート型Exclusive-ORとNOTゲートで基本論理素子(LE)を構成するビアプログラマブルASICアーキテクチ... [more] | VLD2010-146 pp.177-182 |
| VLD | 2011-03-04 15:55 |
沖縄 | 沖縄県男女共同参画センター | ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価 ○北森達也・堀 遼平・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2010-147 |
我々は，ビア層のレイアウトを変更することにより，任意のデジタル論理を実現できるビアプログラマブルストラクチャードASIC... [more] | VLD2010-147 pp.183-188 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 09:30 |
福岡 | 九州大学医学部百年講堂 | ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価 ○堀 遼平・北森達也・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） CPM2010-132 ICD2010-91 |
[more] | CPM2010-132 ICD2010-91 pp.49-54 |
| VLD | 2010-03-11 10:00 |
沖縄 | 沖縄県男女共同参画センター | ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討 ○山田翔太・國生雄一・西本智広・吉田直之・堀 遼平・松本直樹・北森達也（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2009-107 |
我々はこれまでに，電子ビーム直接描画に適したビアプログラマブルデバイスVPEX (Via Programmable lo... [more] | VLD2009-107 pp.49-54 |
| VLD | 2010-03-11 10:25 |
沖縄 | 沖縄県男女共同参画センター | ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討 ○堀 遼平・國生雄一・西本智広・山田翔太・吉田直之・松本直樹・藤野 毅（立命館大）・吉川雅弥（名城大） VLD2009-108 |
マスクコスト等を含む初期開発費の増大しているシステムLSIの低コスト化のために，数層のマスクで論理をカスタマイズできるス... [more] | VLD2009-108 pp.55-60 |
[研究会発表申込システムのトップページに戻る]