| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD | 2017-03-02 09:25 |
沖縄 | 沖縄県青年会館 | FiCC:高集積向け耐クロストークノイズメタルフリンジキャパシタ ○宮川尚之・木村知也・越智裕之（立命館大）  VLD2016-109 |
本稿では，メタルフリンジキャパシタの一種であるFishbone-in-Cage Capacitor (FiCC) を提案... [more] | VLD2016-109 pp.43-47 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 12:45 |
大阪 | 立命館大学大阪いばらきキャンパス | マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式 ○木村知也・越智裕之（立命館大） VLD2016-46 DC2016-40 |
本稿ではオンチップ太陽電池で得られる閾値電圧以下の入力電圧を4V程度の高電圧まで効率よく昇圧する場合に有効なL1L5型2... [more] | VLD2016-46 DC2016-40 pp.13-18 |
| ICD, SDM (共催) ITE-IST (連催) [詳細] |
2016-08-02 09:00 |
大阪 | 中央電気倶楽部 | ［招待講演］超低電圧SRAMのソフトエラー耐性 ○橋本昌宜（阪大） SDM2016-54 ICD2016-22 |
本報告では、SRAMのソフトエラー耐性について議論する。特に、ニアスレッショルド回路やサブスレッショルド回路が対象とする... [more] | SDM2016-54 ICD2016-22 pp.53-58 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 16:15 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | DTMOSを用いたサブスレッショルド回路の高速化設計 ○福留祐治・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大） VLD2014-88 DC2014-42 |
サブスレッショルド領域で回路を動作させることで低電力化は実現されるが，同時に速度が劣化するトレードオフの関係にある． ... [more] |
VLD2014-88 DC2014-42 pp.117-121 |
| VLD | 2014-03-05 13:25 |
沖縄 | 沖縄県青年会館 | サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察 ○櫛田浩樹・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大） VLD2013-161 |
バッテリー式の無線ネットワーク機器では，消費エネルギーの削減を重視するため， 供給電圧を下げる設計手法が広く用いられる... [more] |
VLD2013-161 pp.147-151 |
| ICD, ITE-IST (連催) |
2013-07-05 17:40 |
北海道 | サン・リフレ函館 | 低電源電圧におけるフリップフロップの故障モードの解析 ○藤田隆史・川島潤也・廣本正之（京大）・筒井 弘（北大）・越智裕之（立命館大）・佐藤高史（京大） ICD2013-45 |
回路の低消費電力化に向けて，トランジスタの閾値電圧近傍またはそれ以下の低電圧で動作させる低電源電圧回路が注目されている．... [more] | ICD2013-45 pp.129-134 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 09:00 |
宮崎 | ニューウェルシティ宮崎 | ［招待講演］超低電圧サブスレショルド回路設計 ○橋本昌宜（阪大） VLD2011-82 DC2011-58 |
極低電力アプリケーションの実装において、注目を集めているサブスレッショルド回路の特徴を、消費電力と消費エネルギーの観点か... [more] | VLD2011-82 DC2011-58 pp.173-178 |
| VLD | 2009-03-13 11:05 |
沖縄 | 沖縄県男女共同参画センター | サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証 ○更田裕司・橋本昌宜・密山幸男・尾上孝雄（阪大/JST） VLD2008-160 |
本稿では，90nmプロセスで試作したテストチップを用いて，サブスレッショル ド回路における製造ばらつきのモデリングと基... [more] |
VLD2008-160 pp.201-206 |
[研究会発表申込システムのトップページに戻る]