| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2024-02-28 13:15 |
東京 | 機械振興会館 | 近似乗算器の過剰テスト緩和のためのテスト生成に関する考察 ○王 麒霖・市原英行・井上智生（広島市大）  DC2023-97 |
本論文では近似演算回路に対する過剰テスト緩和について議論する． 誤り訂正機構を有し，アプリケーションの要求に応じて誤差... [more] |
DC2023-97 pp.17-22 |
| SCE | 2022-01-21 13:35 |
ONLINE | オンライン開催 | ［招待講演］10 kA/cm2 Nb 平坦化プロセスを用いた断熱量子磁束パラメトロン回路の歩留まり評価 ○山栄大樹（横浜国大/学振）・竹内尚輝・吉川信行（横浜国大） SCE2021-12 |
断熱量子磁束パラメトロン（AQFP）は断熱スイッチによって低スイッチングエネルギーで動作可能な超伝導回路である．本研究で... [more] | SCE2021-12 pp.1-5 |
| HWS, VLD (共催) [詳細] |
2020-03-04 14:55 |
沖縄 | 沖縄県青年会館 （開催中止，技報発行あり） |
製造後遅延調整における遅延調整素子のゲートサイジング手法 ○室井孝太・小平行秀（会津大） VLD2019-103 HWS2019-76 |
LSI設計では，回路の増大，設計プロセスの微細化， 性能の高速化により，製造時の配線とゲートに対する遅延のばらつきによる... [more] | VLD2019-103 HWS2019-76 pp.53-58 |
| ICTSSL, CAS (共催) |
2020-01-30 13:10 |
東京 | 機械振興会館 | ［招待講演］MOSアナログLSI回路のサインオフ検証の適正化 ○小川公裕（サクセスインターナショナル） CAS2019-70 ICTSSL2019-39 |
MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証では、デジタル回路のサインオフとは異なる検証方法が必要な事... [more] | CAS2019-70 ICTSSL2019-39 pp.35-41 |
| VLD, HWS (併催) |
2018-03-01 09:50 |
沖縄 | 沖縄県青年会館 | 製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法 ○室井孝太・小平行秀（会津大） VLD2017-107 |
LSI設計では，回路の増大，設計プロセスの微細化，性能の高速化により，製造時の配線とゲートに対する遅延のばらつきによるタ... [more] | VLD2017-107 pp.109-114 |
| VLD | 2017-03-01 14:50 |
沖縄 | 沖縄県青年会館 | 歩留まり改善を考慮した電力削減のための製造後遅延調整手法 ○増子 駿・小平行秀（会津大） VLD2016-104 |
集積回路の微細加工技術の進歩に伴い，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近年... [more] | VLD2016-104 pp.13-18 |
| VLD | 2016-03-01 17:30 |
沖縄 | 沖縄県青年会館 | ［記念講演］サブスレッショルド領域で動作するラッチ回路の動作安定性解析 ○鎌苅竜也・塩見 準・石原 亨・小野寺秀俊（京大） VLD2015-131 |
多くの記憶素子の基本要素として利用されるラッチ回路は集積回路設計にかかせない重要な回路である． 本稿は，ラッチ回路の... [more] |
VLD2015-131 p.117 |
| SCE | 2016-01-21 13:25 |
東京 | 機械振興会館 | 断熱型磁束量子パラメトロン4万ゲート回路の歩留まり評価 ○奈良間達也・竹内尚輝（横浜国大）・Thomas Ortlepp（CiS）・山梨祐希・吉川信行（横浜国大） SCE2015-42 |
我々は超伝導集積回路の中でも特に低消費電力性に優れた断熱型磁束量子パラメトロン (AQFP) 回路を研究しており、これま... [more] | SCE2015-42 pp.35-40 |
| ICD, CPSY (共催) |
2015-12-18 15:55 |
京都 | 京都工芸繊維大学 | 統計的コンパレータを用いたアナログ-ディジタル変換回路の性能解析 ○モハンマド マルフ ホサイン・飯塚哲也・名倉 徹・浅田邦博（東大） ICD2015-93 CPSY2015-106 |
統計的コンパレータのランダムなオフセット電圧ばらつきを解析し，統計的コンパレータを用いたアナログ－ディジタル変換回路（A... [more] | ICD2015-93 CPSY2015-106 pp.123-128 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:05 |
鹿児島 | 鹿児島県文化センター | PPCに基づく高歩留まり回路の発見的設計手法 ○早苗駿一・原 祐子（奈良先端大）・山下 茂（立命館大）・中島康彦（奈良先端大） VLD2013-65 DC2013-31 |
PPC (Partially-Programmable Circuit)は組み合わせ回路の一部をLUT(Look Up ... [more] | VLD2013-65 DC2013-31 pp.27-32 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-29 13:45 |
鹿児島 | 鹿児島県文化センター | A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delay Values for Yield Improvement ○Hayato Mashiko・Yukihide Kohira（Univ. of Aizu） VLD2013-99 DC2013-65 |
LSIの微細加工技術が進歩する一方で，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近... [more] | VLD2013-99 DC2013-65 pp.275-280 |
| VLD | 2013-03-04 14:40 |
沖縄 | 沖縄県青年会館 | オンチップセンサを用いたばらつき自己補償手法の検討 ○樋口裕磨・橋本昌宜・尾上孝雄（阪大） VLD2012-138 |
半導体の製造プロセスの微細化に伴い，回路性能や歩留まりへの製造ばらつきの影響が深刻化している．製造後に回路性能を調整する... [more] | VLD2012-138 pp.13-17 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-26 16:50 |
福岡 | 九州大学百年講堂 | 歩留まり改善のための2つの遅延値に調整可能な遅延素子に対する遅延調整手法 ○増子 駿・小平行秀（会津大） VLD2012-69 DC2012-35 |
LSIの微細加工技術が進歩する一方で，製造後の遅延ばらつきによるタイミング違反が原因でチップの歩留まりが低下している．近... [more] | VLD2012-69 DC2012-35 pp.57-62 |
| VLD | 2010-09-27 15:30 |
京都 | 京都工繊大 60周年記念館 | ［招待講演］パレート最適を用いたアナログ回路の最適化 ○リュウ ウ・吉岡正人・本間克己・金澤裕治（富士通研）・澁谷利行（富士通米国研） VLD2010-45 |
As the CMOS technology has benn continuously scaling down, t... [more] | VLD2010-45 pp.19-24 |
| VLD | 2010-03-11 11:15 |
沖縄 | 沖縄県男女共同参画センター | 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法 ○吉田浩章・藤田昌宏（東大/JST） VLD2009-110 |
SoCの開発コスト増大と開発期間短縮に伴い，製造故障や設計誤りの製造後修正を可能とする技術の重要性が増している．最近にな... [more] | VLD2009-110 pp.67-72 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-03 13:45 |
高知 | 高知市文化プラザ | テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察 ○天野雄二郎・吉川祐樹・市原英行・井上智生（広島市大） VLD2009-54 DC2009-41 |
LSI の微細化による過渡故障および永久故障の増加に伴い，LSIチップの歩留まり低下と市場不良の増加が問題となっている．... [more] | VLD2009-54 DC2009-41 pp.89-94 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 10:20 |
高知 | 高知市文化プラザ | Increasing Yield Using Partially-Programmable Circuits ○Shigeru Yamashita（Ritsumeikan Univ.）・Hiroaki Yoshida・Masahiro Fujita（Univ. of Tokyo） VLD2009-59 DC2009-46 |
本論文では，回路の一部をLUT に置き換えたPartially-Programmable Circuits（PPCs）と... [more] | VLD2009-59 DC2009-46 pp.125-130 |
| VLD, ICD (共催) |
2008-03-07 13:50 |
沖縄 | 沖縄県男女共同参画センター | 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法 ○久米洋平・杉原有理・Ngo Cam Lai・小林和淑・小野寺秀俊（京大） VLD2007-163 ICD2007-186 |
本稿では遅延比較器を用いた低コストなFPGAの速度および歩留まりの向上手法につい て述べる。ランダムばらつきが支配的な... [more] |
VLD2007-163 ICD2007-186 pp.41-46 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-20 16:00 |
福岡 | 北九州国際会議場 | ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上 ○杉原有理・久米洋平・小林和淑・小野寺秀俊（京大） RECONF2007-34 |
本稿ではFPGAにおいて製造ばらつきを利用した配線トラックの入れ替えによる速度および歩留まり向上について述べる。ランダム... [more] | RECONF2007-34 pp.13-18 |
| MW | 2007-06-22 14:20 |
愛知 | 愛知工科大学 | 平面回路形1/4波長共振器のための折り返し結合線路形短絡手段 ○大和田 哲・米田尚史・大橋英征（三菱電機） MW2007-37 |
マイクロストリップ線路等で構成された1/4波長共振器のスルーホール位置ずれによる共振周波数変動を低減可能な新規考案の短絡... [more] | MW2007-37 pp.43-48 |
[研究会発表申込システムのトップページに戻る]