| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, HWS, ICD (共催) |
2024-03-01 09:20 |
沖縄 | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ （ハイブリッド開催，主：現地開催，副：オンライン開催） |
Approximate Computingにおける禁止領域設定による精度を考慮した大規模回路設計手法 ○中尾 慧・小平行秀・齋藤 寛・富岡洋一（会津大）  VLD2023-120 HWS2023-80 ICD2023-109 |
近年，画像処理や機械学習などの計算量の多いアプリケーションをLSI やFPGA といった集積回路に実装することで，計算の... [more] | VLD2023-120 HWS2023-80 ICD2023-109 pp.107-112 |
| HWS, VLD (共催) |
2023-03-03 11:00 |
沖縄 | 沖縄県青年会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
Approximate Computingにおける回路の高速化のためのネット対のマージ手法 ○矢野悠生・野崎慎二・相澤朋英・小平行秀（会津大） VLD2022-103 HWS2022-74 |
近年，画像処理や機械学習などの計算量の多いアプリケーションに対して，精度に重大な影響を及ぼさない範囲で誤差を含むことを許... [more] | VLD2022-103 HWS2022-74 pp.161-166 |
| CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2020-07-31 17:30 |
ONLINE | オンライン開催 | 機能等価な有限状態機械生成に基づく面積削減指向コントローラ拡大法 ○辻川敦也・細川利典（日大）・吉村正義（京都産大） CPSY2020-15 DC2020-15 |
近年，コントローラ拡大はレジスタ転送レベルにおけるテスト容易化設計やセキュリティ設計に用い られている．コントローラ... [more] | CPSY2020-15 DC2020-15 pp.93-98 |
| SCE | 2020-01-17 13:15 |
神奈川 | 横浜市開港記念会館 | ［ポスター講演］Methodology for Automating Data Feedback Circuit Synthesis for a 4- bit Counter in Adiabatic Quantum-Flux-Parametron Logic ○Ro Saito（YNU）・Christopher L. Ayala・Olivia Chen（YNU IAS）・Tomoyuki Tanaka・Tomohiro Tamura・Nobuyuki Yoshikawa（YNU） SCE2019-58 |
[more] | SCE2019-58 pp.117-119 |
| VLD | 2015-03-04 11:10 |
沖縄 | 沖縄県青年会館 | 薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化 ○川崎 純・宇佐美公良（芝浦工大） VLD2014-179 |
FD-SOIのデバイスの一つである薄膜BOX-SOI(Silicon on Thin Buried Oxide:SOTB... [more] | VLD2014-179 pp.147-152 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 16:40 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | エラートレラントアプリケーションのための論理合成におけるドントケア拡大について ○稲岡智哉・市原英行・岩垣 剛・井上智生（広島市大） VLD2014-89 DC2014-43 |
LSI システムが多少の誤り出力や性能低下を引き起こしても，システムの用途がこれらを許容できるとき， このような用途を... [more] |
VLD2014-89 DC2014-43 pp.123-128 |
| CAS, SIP, MSS, VLD, SIS (共催) [詳細] |
2014-07-11 13:00 |
北海道 | 北海道大学 | CEGAR法を用いたLUT回路のブーリアンマッチングの高速化手法 ○松永裕介（九大） CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを調べるブーリアンマッチングの高速化手法について... [more] | CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 pp.201-206 |
| CPSY, DC (共催) |
2014-04-25 14:00 |
東京 | 国立情報学研究所 | DDLセルライブラリを用いた非同期式回路設計支援環境の構築 ○今井 雅・五十嵐大将・工藤三四郎（弘前大） CPSY2014-2 DC2014-2 |
VLSI製造技術の進歩に伴う構成要素の微細化・システムの大規模化が進む一方、隣り合った素子でさえも異なる特性を示すランダ... [more] | CPSY2014-2 DC2014-2 pp.3-8 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-29 13:45 |
神奈川 | 慶応義塾大学 日吉キャンパス | LUT回路のブーリアンマッチング手法について ○松永裕介（九大） VLD2013-127 CPSY2013-98 RECONF2013-81 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを 調べるブーリアンマッチングの高速化手法に... [more] |
VLD2013-127 CPSY2013-98 RECONF2013-81 pp.149-154 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-28 10:30 |
鹿児島 | 鹿児島県文化センター | 並列インデックス生成器の合成アルゴリズムについて ○松永裕介（九大） VLD2013-88 DC2013-54 |
インデックス生成関数とは，与えられた入力ベクタが既に登録されたものであるかを調べ，もし登録されていた場合にはそのインデッ... [more] | VLD2013-88 DC2013-54 pp.203-208 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-27 14:15 |
福岡 | 九州大学百年講堂 | DAGパタンを効率よく共有するためのデータ構造の提案 ○松永裕介（九大） VLD2012-86 DC2012-52 |
論理合成処理のテクノロジマッピングやローカルリライティングではサイズの小さな多数のパタンを用いている．メモリの使用を効率... [more] | VLD2012-86 DC2012-52 pp.159-162 |
| VLD | 2012-03-06 15:55 |
大分 | ビーコンプラザ | 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用 ○三上雄大・岩垣 剛・市原英行・井上智生（広島市大） VLD2011-130 |
回路には，パスとして存在するが信号伝搬が発生しないフォールスパスが多数存在する．本稿では，既知のレジスタ転送レベルフォー... [more] | VLD2011-130 pp.61-66 |
| CAS, NLP (共催) |
2011-10-21 17:20 |
静岡 | 静岡大学 | ART-Mapに基づく論理合成 ○岡本祐輔・中山雄太・江野澤瑶子・斎藤利通（法政大） CAS2011-62 NLP2011-89 |
本論文では、ART-Mapのバイナリーニューラルネットの学習への応用について考える。 提案するアルゴリズムは、教師信号... [more] |
CAS2011-62 NLP2011-89 pp.169-173 |
| NLP | 2011-05-27 09:35 |
香川 | 小豆島オリーブ公園オリーブ記念館大研修室 | 論理合成のためのバイナリーニューラルネットの学習について ○中山雄太・伊藤 良・斎藤利通（法政大） NLP2011-11 |
本論文では、バイナリーニューラルネットワークの学習法の提案と論理合成法への応用を行う。このネットワークは、パラメータを適... [more] | NLP2011-11 pp.49-53 |
| VLD | 2011-03-02 15:55 |
沖縄 | 沖縄県男女共同参画センター | 準相補MOSを用いたデジタル回路の低消費電力化設計 ○曽和修一・金子峰雄（北陸先端大） VLD2010-122 |
モバイル機器の発達や，電子機器の高性能化などによる回路規模の増大により，LSI設計において，消費電力を考慮に入れた設計は... [more] | VLD2010-122 pp.37-42 |
| NLP | 2010-11-20 09:55 |
宮城 | 東北大学片平キャンパス電気通信研究所ナノスピン総合研究棟 | バイナリーニューラルネットによる論理合成へのアプローチ ○中山雄太・伊藤 良・斎藤利通（法政大） NLP2010-108 |
遺伝的アルゴリズムに基づくバイナリーニューラルネットの学習法と、そのブール関数実現機能について考察し、２つの重要な結果を... [more] | NLP2010-108 pp.43-47 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 15:20 |
高知 | 高知市文化プラザ | 設計固有セルライブラリの自動生成手法 ○吉田浩章・藤田昌宏（東大/JST） VLD2009-67 DC2009-54 |
近年のCAD技術の進歩の一方で，ASICとカスタムLSIの間には依然として大きな性能格差が存在する．セルライブラリはAS... [more] | VLD2009-67 DC2009-54 pp.179-184 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 15:40 |
高知 | 高知市文化プラザ | フレックスマージ: LUT数削減を目的としたLUT型FPGA向け論理最適化手法 ○高田大河・松永裕介（九大） VLD2009-68 DC2009-55 |
LUT 型FPGA 向けテクノロジ・マッピングにおいては，生成されるLUTからなるネットワークが，与えられるブーリアン・... [more] | VLD2009-68 DC2009-55 pp.185-190 |
| ICD, SIP, IE, IPSJ-SLDM (共催) |
2006-10-27 09:20 |
宮城 | 宮城県・作並温泉・一の坊 | 動的計画法を用いた parallel prefix adder 合成アルゴリズムについて ○松永多苗子（福岡知的クラスター研）・松永裕介（九大） |
本論文では，遅延制約下で面積最小化を対象とした parallel prefix adder 合成問題を，遅延制約の下での... [more] | SIP2006-102 ICD2006-128 IE2006-80 pp.7-12 |
| CAS | 2006-01-13 14:20 |
宮崎 | 宮崎大学 | トランスダクション法に基づく単一磁束量子回路合成のためのフレームワーク 山下 茂（奈良先端大）・○田中克典（NEC）・高田秀志（京大）・小畑幸嗣・高木一義（名大） |
本稿では，単一磁束量子(RSFQ)論理回路合成のための新しいフレームワークを提案する．本フレームワークは，RSFQ論理素... [more] | CAS2005-94 pp.43-48 |
[研究会発表申込システムのトップページに戻る]