お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 27件中 1~20件目  /  [次ページ]  
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF 2017-09-25
13:55
東京 (株)ドワンゴ COTSベース通信キャリア装置のHW/SW協調設計におけるFPGA動的部分再構成技術の適用性検討
保米本 徹石井久治松田俊哉片山 勝松村和之NTTRECONF2017-25
通信キャリア特有のネットワーク機能をOpenCL C言語などを用いてFPGAアクセラレータボード上にプログラミングして用... [more] RECONF2017-25
pp.19-24
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-28
11:05
鹿児島 鹿児島県文化センター [招待講演]VLSIの信頼性を向上させる再構成可能アーキテクチャ
尾上孝雄橋本昌宜阪大)・密山幸男高知工科大)・Dawood Alnajjar郡浦宏明阪大VLD2013-87 CPM2013-122 ICD2013-99 CPSY2013-63 DC2013-53 RECONF2013-51
近年,VLSIの正常動作を保証する信頼性確保が,医療,金融,航空宇宙などの,いわゆるミッション・クリティカルな応用分野で... [more] VLD2013-87 CPM2013-122 ICD2013-99 CPSY2013-63 DC2013-53 RECONF2013-51
p.183(VLD), p.81(CPM), p.81(ICD), p.27(CPSY), p.183(DC), p.69(RECONF)
RECONF 2013-09-19
14:50
石川 北陸先端科学技術大学院大学 動的部分再構成による連想メモリ内エントリの定数化の検討
請園智玲荒木光一北陸先端大RECONF2013-36
一般的に連想探索を行うメモリはエントリ数の増加に比例してハードウェアサイズが大きくなり,参照遅延も同様に長くなる.そのた... [more] RECONF2013-36
pp.97-102
CPSY, VLD, RECONF
(共催)
IPSJ-SLDM
(連催) [詳細]
2013-01-17
13:25
神奈川 慶応義塾大学 日吉キャンパス A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs
Krzysztof JozwikShinya HondaMasato EdahiroNagoya Univ.)・Hiroyuki TomiyamaRitsumeikan Univ.)・Hiroaki TakadaNagoya Univ.VLD2012-130 CPSY2012-79 RECONF2012-84
Dynamically Partially Reconfigurable (DPR) FPGAs allow for i... [more] VLD2012-130 CPSY2012-79 RECONF2012-84
pp.135-140
RECONF 2012-09-18
16:30
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 FPGAにおける細粒度動的部分再構成機構の検討
上田晋寛河本尚輝土肥慶亮柴田裕一郎小栗 清長崎大RECONF2012-34
SRAM型Field Programmable Gate Array (FPGA)は,コンフィギュレーション用SRAMの... [more] RECONF2012-34
pp.61-66
RECONF 2012-09-19
09:00
滋賀 立命館大学 びわこくさつキャンパス エポック立命21 動画像形状検出処理における動的部分再構成による省電力効果の検討
河本尚輝上田晋寛土肥慶亮柴田裕一郎小栗 清長崎大RECONF2012-36
FPGAには動的部分再構成(Dynamic Partial Reconfiguration)の機能を持つものがある。この... [more] RECONF2012-36
pp.73-78
DC, CPSY
(併催)
2012-08-03
09:30
鳥取 とりぎん文化会館 リコンフィギャラブルシステム向けスケジューリングシミュレータの開発
宇田貴重久我守弘尼崎太樹飯田全広末吉敏則熊本大CPSY2012-19
リコンフィギャラブルコンピューティングシステム(RC システム)はアプリケーションを高速に処理するために利用されている.... [more] CPSY2012-19
pp.61-66
ICD, IE, SIP
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-10-24
14:45
宮城 一の坊(仙台) レジスタトランスファレベルパケット転送に基づく動的再構成VLSIプロセッサアーキテクチャ
藤岡与周八戸工大)・瀧沢 翔亀山充隆東北大SIP2011-64 ICD2011-67 IE2011-63
動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパ... [more] SIP2011-64 ICD2011-67 IE2011-63
pp.13-18
RECONF 2011-09-26
15:30
愛知 名古屋大学(NCES) Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs - Hardware and Reconfiguration Layers
Krzysztof JozwikShinya HondaNagoya Univ.)・Hiroyuki TomiyamaRitsumeikan Univ.)・Hiroaki TakadaNagoya Univ.RECONF2011-29
Preemption techniques for HW (hardware) tasks
have been stu... [more]
RECONF2011-29
pp.43-48
RECONF 2011-09-27
09:50
愛知 名古屋大学(NCES) リモートからのLUT書き換えによる動的部分再構成の基礎検討
川合浩之浜松ホトニクス)・安永守利筑波大RECONF2011-34
本研究では,FPGA の動的部分再構成をリモートから実行するための基礎実装を行う.はじめに,FPGAボードをイーサネット... [more] RECONF2011-34
pp.69-74
RECONF 2011-05-12
13:30
北海道 北海道大学工学部B3棟 ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法
藤野 誠甲斐統貴熊本大)・一ノ宮佳裕熊本大/学振)・尼崎太樹久我守弘末吉敏則熊本大RECONF2011-5
SRAM型FPGAは,再構成可能という特徴を持つ反面,ソフトエラーにより回路構成が破壊される恐れがある.
著者らは,こ... [more]
RECONF2011-5
pp.25-30
RECONF, VLD, CPSY
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-01-18
10:20
神奈川 慶應義塾大学日吉キャンパス 動的部分再構成を利用した切替可能なAES S-box回路の評価
山田菜穂子慶大)・岩井啓輔黒川恭一防衛大)・天野英晴慶大VLD2010-102 CPSY2010-57 RECONF2010-71
近年, ハードウェア化された暗号回路に対して, サイドチャネル攻撃の危険性が指摘されている. これに対
応するため, ... [more]
VLD2010-102 CPSY2010-57 RECONF2010-71
pp.127-132
RECONF, VLD, CPSY
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-01-18
10:55
神奈川 慶應義塾大学日吉キャンパス 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討
古島直道渡邊誠也名古屋 彰岡山大VLD2010-103 CPSY2010-58 RECONF2010-72
再構成可能ハードウェアにおけるアプリケーション開発において,その設計を効率的に行える記述言語や,抽象度の高いレベルでの性... [more] VLD2010-103 CPSY2010-58 RECONF2010-72
pp.133-138
RECONF, VLD, CPSY
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-01-18
14:30
神奈川 慶應義塾大学日吉キャンパス マルチアクセラレータ型動的再構成プロセッサの実装
猪狩修平北道淳司奥山祐市黒田研一会津大VLD2010-108 CPSY2010-63 RECONF2010-77
近年のSystem on a Chip(SoC)において,特定の機能に特化した多種の専用ハードウェアの搭載による実装面積... [more] VLD2010-108 CPSY2010-63 RECONF2010-77
pp.163-168
RECONF 2010-09-16
11:00
静岡 静岡大学(工学部2号館) 動的部分再構成を利用したオンチップパターン認識システムの開発
川合浩之安永守利筑波大RECONF2010-18
本論文では,FPGAを用いてオンチップパターン認識ハードウェアを構築する.本システムは,Xilinxが提供するソフトCP... [more] RECONF2010-18
pp.1-6
VLD, CPSY, RECONF
(共催)
IPSJ-SLDM
(連催) [詳細]
2010-01-27
10:25
神奈川 慶應義塾大学日吉キャンパス Effective Hardware Task Context Switching in Virtex-4 FPGAs
Krzysztof JozwikHiroyuki TomiyamaShinya HondaHiroaki TakadaNagoya Univ.VLD2009-87 CPSY2009-69 RECONF2009-72
 [more] VLD2009-87 CPSY2009-69 RECONF2009-72
pp.113-118
RECONF 2009-05-15
12:40
福井 福井大学文京キャンパス 高速パターン認識システムのための動的な再構成手法の評価と比較
川合浩之山口佳樹・○安永守利筑波大RECONF2009-13
本論文では、既に提案されているDDI(Direct Data Implementation) を拡張し,新たにDynam... [more] RECONF2009-13
pp.73-78
VLD, CPSY, RECONF, IPSJ-SLDM
(共催)
2009-01-29
08:40
神奈川 慶応義塾大学(日吉) 動的リコンフィギャラブルプロセッサMuCCRA-3の実装と再構成オーバヘッドの削減
佐野 徹天野英晴慶大VLD2008-91 CPSY2008-53 RECONF2008-55
これまで我々はマルチコンテキスト型動的リコンフィギャラブルプロセッサのアーキテクチャを解析,
提案することを目的として... [more]
VLD2008-91 CPSY2008-53 RECONF2008-55
pp.1-6
CPSY 2008-12-18
16:10
京都 京都リサーチパーク 動的再構成可能なシストリック・アレイの一構成法とFPGA実装
石村俊介早川雄貴金杉昭徳東京電機大CPSY2008-52
動的再構成プロセッサは,ASIC の高速性とFPGA の柔軟性,そして優れた面積効率を持つ回路として近年注目されている.... [more] CPSY2008-52
pp.55-60
VLD, DC, IPSJ-SLDM
(共催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2008-11-17
14:15
福岡 北九州学術研究都市 マルチコンテキスト型リコンフィギャラブルプロセッサにおけるデータ並列タスクの処理法
荒木光一佐藤幸紀井口 寧北陸先端大RECONF2008-41
マルチコンテキスト型リコンフィギャラブルプロセッサ(MRP)の登場により様々なタスクをハードウェア処理することが可能とな... [more] RECONF2008-41
pp.15-20
 27件中 1~20件目  /  [次ページ]  
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会