| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, HWS (共催) [詳細] |
2022-03-08 11:25 |
ONLINE | オンライン開催 | HDLコードに対するSMTソルバを用いた入力パターン自動生成に関する検討 ○伊沢亮一・金谷延幸・藤原吉唯・竹久達也・丑丸逸人・有末 大・牧田大佑・三村聡志・井上大介（NICT）  VLD2021-95 HWS2021-72 |
本研究の目的はHDL（Hardware Description Language）コードのシミュレーション時，検査対象モ... [more] | VLD2021-95 HWS2021-72 pp.105-110 |
| CAS, CS (共催) |
2022-03-04 13:45 |
ONLINE | オンライン開催 | AIハードウェアに対するトロイ検出器の評価 ○竹本 修・池崎良哉・野崎佑典・吉川雅弥（名城大） CAS2021-94 CS2021-96 |
近年，エッジデバイスにAIモデルを実装することでリアルタイムの推論を実現するAIエッジコンピューティングが拡大している．... [more] | CAS2021-94 CS2021-96 pp.106-111 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:50 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | RISC-V機械語プログラムからのバイナリ合成 ○浜名将輝・石浦菜岐佐（関西学院大） VLD2019-71 CPSY2019-69 RECONF2019-61 |
本稿では, RISC-V 機械語プログラムからハードウェアを自動合成する手法を提案する. RISC-V を用いた CPU... [more] | VLD2019-71 CPSY2019-69 RECONF2019-61 pp.111-115 |
| RECONF | 2018-09-18 14:50 |
福岡 | LINE Fukuokaカフェスペース | データフロー表現と機械学習アクセラレータへの応用 ○中田一紀（筑波技大）・三浦佳二（関西学院大） RECONF2018-32 |
機械学習アルゴリズムのハードウェアアクセラレータの研究が進展している．機械学習ハードウェアを効率的に実装するアプローチと... [more] | RECONF2018-32 pp.73-78 |
| NS, IN (併催) |
2018-03-01 11:30 |
宮崎 | フェニックス・シーガイア・リゾート | ネットワークハードウェア抽象化における処理性能予測に関する実現性評価の一検討 ○武井勇樹・西山聡史・八田彩希・山崎晃嗣（NTT） NS2017-186 |
CPUやFPGA，NPUなどを組み合わせ，ネットワーク機能を適材適所に配備する際には，迅速な処理性能やリソース消費量の予... [more] | NS2017-186 pp.109-112 |
| IPSJ-ARC, IPSJ-SLDM (共催) VLD, CPSY, RECONF (共催) (連催) [詳細] |
2018-01-18 16:00 |
神奈川 | 慶應義塾大学 日吉キャンパス 来往舎 | FPGA搭載プロセッサ一体型機械語モニタ ○金子博昭・金杉昭徳（東京電機大） VLD2017-73 CPSY2017-117 RECONF2017-61 |
固有のISAを実装したプロセッサをFPGAに回路実装する場合，初期のプログラム開発向けに機械語モニタが不可欠である．本稿... [more] | VLD2017-73 CPSY2017-117 RECONF2017-61 pp.65-70 |
| VLD | 2016-02-29 15:00 |
沖縄 | 沖縄県青年会館 | Erlangによる組込みシステムの制御記述からの高位合成 ○竹林 陽・石浦菜岐佐・東 香実（関西学院大）・吉田信明・神原弘之（京都高度技研） VLD2015-114 |
本稿では, Erlang のサブセットにより組込みシステムの制御を記述し, そこからハードウェアを自動合成する手法を提案... [more] | VLD2015-114 pp.19-24 |
| RECONF | 2015-09-18 13:25 |
愛媛 | 愛媛大学 | オブジェクト指向／関数型言語をベースとするハードウェア記述言語FSLの設計 ○渡邊誠也・名古屋 彰（岡山大） RECONF2015-37 |
本稿では，オブジェクト指向と関数型の双方の特徴を有する言語をベースとする新たなハードウェア記述言語 FSL について報告... [more] | RECONF2015-37 pp.27-32 |
| SS | 2015-05-11 15:40 |
熊本 | 熊本大学 | Hardware Description Languageにおけるコードクローンのパターン分類 ○上村恭平・藤原賢二・飯田 元（奈良先端大） SS2015-5 |
近年，回路規模の増大と複雑化に伴い，回路の開発にHardware Description Language (HDL) ... [more] | SS2015-5 pp.23-28 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 10:45 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | タイミング制約を含んだ回路記述方式とその意味論 ○西村俊二・尼崎太樹・末吉敏則（熊本大） VLD2014-82 DC2014-36 |
数学的な理論に基づく厳密な検証が可能となることから，各種の形式検証手法が広がりつつあるが，その検証対象は同期回路に限られ... [more] | VLD2014-82 DC2014-36 pp.81-86 |
| EMCJ, MW, EST (共催) IEE-EMC (連催) [詳細] |
2013-10-24 15:45 |
宮城 | 東北大 青葉山キャンパス | OpenCLを用いたFPGAベースFDTDアクセラレータの設計 ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大） EMCJ2013-73 MW2013-113 EST2013-65 |
FPGAによる専用ハードウェアを用いた高性能計算システムは，CPUおよびGPUと比べて電力効率が高い計算処理を実現できる... [more] | EMCJ2013-73 MW2013-113 EST2013-65 pp.73-76 |
| CPSY | 2013-10-03 10:45 |
千葉 | 幕張メッセ | ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計 ○佐藤真平・吉瀬謙二（東工大） CPSY2013-31 |
我々は，ハードウェアのRTL モデリングのための新しい言語として ArchHDL を提案している．ArchHDL は，ラ... [more] | CPSY2013-31 pp.1-6 |
| RECONF | 2011-09-26 14:20 |
愛知 | 名古屋大学(NCES) | ハードウェア設計のためのモデルコンパイラ開発と実証実験 ～ UMLステートマシン図からのハードウェア記述言語の生成 ～ ○狩野大樹・山崎亮太（東海大）・清水尚彦（東海大/IP ARCH） RECONF2011-27 |
本論文では，UMLクラス図，UMLアクティビティ図，UMLステートマシン図から，論理合成可能なハードウェア記述言語の自動... [more] | RECONF2011-27 pp.31-36 |
| RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 10:55 |
神奈川 | 慶應義塾大学日吉キャンパス | 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 ○古島直道・渡邊誠也・名古屋 彰（岡山大） VLD2010-103 CPSY2010-58 RECONF2010-72 |
再構成可能ハードウェアにおけるアプリケーション開発において，その設計を効率的に行える記述言語や，抽象度の高いレベルでの性... [more] | VLD2010-103 CPSY2010-58 RECONF2010-72 pp.133-138 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 13:15 |
福岡 | 九州大学医学部百年講堂 | 高位合成を意識した変数の有効データ範囲解析手法の検討 ○朝永健司・久我守弘・末吉敏則（熊本大） CPSY2010-32 |
現在，ハードウェア設計の分野では実装する機能の大規模化・複雑化に伴い，C言語ライクな設計言語を用いた動作記述による設計手... [more] | CPSY2010-32 pp.1-6 |
| RECONF | 2009-09-18 09:50 |
栃木 | 宇都宮大学 | 動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価 ○古島直道・渡邊誠也・名古屋 彰（岡山大） RECONF2009-30 |
動的再構成可能ハードウェアへアプリケーションを効率的に実装するためには設計ツールの利用が不可欠であり，設計者は各設計ツー... [more] | RECONF2009-30 pp.67-72 |
| NC | 2008-11-08 10:30 |
佐賀 | 佐賀大学 | 自己組織化マップハードウェアの自動生成について ○小野尾 彰（大分大）・肥川宏臣（関西大） NC2008-65 |
本文は，T. Kohonen の提案した自己組織化マップ(Self-Organizing Map: SOM) のVHSI... [more] | NC2008-65 pp.37-42 |
| RECONF, CPSY, VLD, IPSJ-SLDM (共催) |
2008-01-17 17:15 |
神奈川 | 慶應義塾大学日吉キャンパス | ハードコンシャス記述:ハードウェア化を目的としたC言語の記述スタイル ○Kaiyi Mao・天野英晴・堤 聡・Vasutan Tunbunheng（慶大） VLD2007-135 CPSY2007-78 RECONF2007-81 |
組み込み機器の多機能化，複雑化に伴い，C言語ベースのハードウェア設計が広範囲に用いられるようになった．C言語ベースのハー... [more] | VLD2007-135 CPSY2007-78 RECONF2007-81 pp.101-106 |
| SIP, CAS, CS (共催) |
2007-03-06 09:30 |
鳥取 | 鳥取三朝温泉 ブランナールみささ | ［ポスター講演］任意の関数のハードウェア設計におけるタブーサーチによるコスト最適化 ○小谷光史・佐々木孝雄・豊嶋久道（神奈川大） CAS2006-95 SIP2006-196 CS2006-112 |
ハードウェア記述言語による回路設計において，初等関数やユーザ独自の関数など，ハードウェア記述言語では直接表現できない関数... [more] | CAS2006-95 SIP2006-196 CS2006-112 pp.15-18 |
| NS, OCS (併催) |
2007-01-26 13:00 |
宮崎 | ホテルスカイタワー（宮崎県） | ブロードバンドルータにおける多様な遅延帯域要求を実現するバッファ制御機構の検討 ○戸出英樹・藤田理恵・篠原悠介・村上孝三（阪大） NS2006-154 |
本研究では，QoS保証を実現する一手段として，インターネットルータの出力 バッファ部におけるパケット送出スケジューリン... [more] |
NS2006-154 pp.19-24 |
[研究会発表申込システムのトップページに戻る]