研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
RECONF, VLD (共催) |
2024-01-29 17:00 |
神奈川 |
新川崎 創造のもり AIRBIC 会議室1~4 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
テスタ測定とデータ分析を考慮した評価チップ仕様導出例の紹介 ~ ラッチベース回路とフリップフロップベース回路の比較評価向け ~ ○谷本匡亮・平賀啓三・加藤俊彦・別所和宏・清水俊雅(ソニーセミコンダクタソリューションズ) VLD2023-90 RECONF2023-93 |
同期式論理回路では,ラッチベース回路の低電力や高速動作特性でのフリップフロップベース回路に対する優位性がしばしば議論され... [more] |
VLD2023-90 RECONF2023-93 pp.59-64 |
RECONF, VLD (共催) |
2024-01-29 17:25 |
神奈川 |
新川崎 創造のもり AIRBIC 会議室1~4 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
ラッチベース回路とフリップフロップベース回路の実機比較 ○高橋健司・谷本匡亮・平賀啓三・林 正幸・井上貴人・別所和宏・清水俊雅(ソニーセミコンダクタソリューションズ) VLD2023-91 RECONF2023-94 |
ラッチベース回路とフリップフロップベース回路について,消費電流,最高動作周波数(Fmax)特性,および最低動作電圧(Vm... [more] |
VLD2023-91 RECONF2023-94 pp.65-70 |
VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2023-11-17 15:40 |
熊本 |
くまもと市民会館シアーズホーム夢ホール (ハイブリッド開催,主:現地開催,副:オンライン開催) |
同期式回路設計支援環境におけるMuller's C-elementの実装に関する一考察 ○今井 雅(弘前大) VLD2023-79 ICD2023-87 DC2023-86 RECONF2023-82 |
Muller の C 素子は、非同期式回路の実現において、信号と信号の待ち合わせを行うためにしばしば用いら れる基本素子... [more] |
VLD2023-79 ICD2023-87 DC2023-86 RECONF2023-82 pp.255-260 |
DC |
2023-02-28 16:15 |
東京 |
機械振興会館 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
A Novel High Performance Scan-Test-Aware Hardened Latch with Improved Soft Error Tolerability ○Ruijun Ma(AUST)・Stefan Holst・Xiaoqing Wen(KIT)・Hui Xu(AUST)・Aibin Yan(AU) DC2022-91 |
[more] |
DC2022-91 pp.51-55 |
SDM, ICD (共催) ITE-IST (連催) [詳細] |
2021-08-18 14:50 |
ONLINE |
オンライン開催 |
[招待講演]情報セキュリティのためのラッチ形静的および動的乱数発生回路 ○篠原尋史・劉 昆洋・張 瑞琳・王 興宇(早大) SDM2021-42 ICD2021-13 |
自然現象を利用した乱数発生回路には、静的乱数を生成するPUF (Physical Unclonable Function... [more] |
SDM2021-42 ICD2021-13 pp.64-67 |
DC |
2021-02-05 11:35 |
ONLINE |
オンライン開催 |
A Novel High Performance Scan-Test-Aware Hardened Latch Design ○Ruijun Ma・Stefan Holst・Xiaoqing Wen(KIT)・Aibin Yan(AHU)・Hui Xu(AUST) DC2020-71 |
[more] |
DC2020-71 pp.12-17 |
SCE |
2020-11-25 14:20 |
ONLINE |
オンライン開催 |
10-kA/cm2 Nbプロセスを用いたJosephson latching driverの設計及びビットエラーレート評価 ○弘中祐樹・吉川信行(横浜国大) SCE2020-8 |
Josephson論理回路に適合する大規模メモリを実現するため、我々はCMOSメモリをJosephson論理回路と組み合... [more] |
SCE2020-8 pp.1-6 |
VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2020-11-17 10:55 |
ONLINE |
オンライン開催 |
DET Flip-Flops with SEU Detection Capability Using DICE and C-Element ○Xu Haijia・Kazuteru Namba(Chiba Univ.) VLD2020-14 ICD2020-34 DC2020-34 RECONF2020-33 |
Abstract A dual-edge-triggered flip-flop (DET-FF) composed ... [more] |
VLD2020-14 ICD2020-34 DC2020-34 RECONF2020-33 pp.18-23 |
DC, CPSY (連催) IPSJ-ARC (連催) [詳細] |
2020-10-12 14:10 |
ONLINE |
オンライン開催 |
C-elementを用いた耐ソフトエラー性を有するSRラッチ ○中田惟吹・難波一輝(千葉大) CPSY2020-19 DC2020-19 |
近年のVLSIは微細化,高集積化が進んでいる.それに伴い消費電力,臨海電荷量が低下している.そのため,ソフトエラーの発生... [more] |
CPSY2020-19 DC2020-19 pp.12-15 |
DC |
2020-02-26 16:35 |
東京 |
機械振興会館 |
耐電源ノイズ用ラッチのソフトエラー耐性 ○木下湧矢・三浦幸也(首都大東京) DC2019-97 |
近年,VLSI回路の微細化や電源電圧の低下に伴い,ソフトエラーによる信頼性の低下が問題となっている.ソフトエラーの影響は... [more] |
DC2019-97 pp.67-72 |
SCE |
2020-01-17 13:15 |
神奈川 |
横浜市開港記念会館 |
[ポスター講演]Optimization of a Josephson latching driver using 10-kA/cm2 Nb process for a Josephson-CMOS hybrid memory ○Yuki Hironaka・Yuki Yamanashi・Nobuyuki Yoshikawa(Yokohama Natl. Univ.) SCE2019-47 |
[more] |
SCE2019-47 pp.73-74 |
SCE |
2017-08-09 11:25 |
愛知 |
名古屋大学(東山キャンパス) |
AQFP回路を用いた帰還型ラッチのエネルギー評価 ○野副 舞・竹内尚輝・Christopher Ayala・山梨裕希・吉川信行(横浜国大) SCE2017-12 |
我々は断熱的に動作させることで消費電力を劇的に減少させることが可能な断熱型量子磁束パラメ トロン (Adiabatic ... [more] |
SCE2017-12 pp.7-12 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 14:15 |
大阪 |
立命館大学大阪いばらきキャンパス |
TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討 ○山田晃大・丸岡晴喜・梅原成宏・古田 潤・小林和淑(京都工繊大) VLD2016-49 DC2016-43 |
集積回路はムーアの法則に従って微細化してきたが,それに伴いソフトエラーに
よる信頼性の低下が問題となっている.既にソ... [more] |
VLD2016-49 DC2016-43 pp.31-36 |
VLD, CAS, MSS, SIP (共催) |
2016-06-17 15:50 |
青森 |
弘前市立観光館 |
多数決イネーブルラッチを用いた非同期式回路の耐故障性に関する一検討 ○今井 雅(弘前大)・米田友洋(NII) CAS2016-33 VLD2016-39 SIP2016-67 MSS2016-33 |
ソフトエラーやハードウェアトロイなど様々な要因により、LSI内においてビット反転が生じ、システムが誤動作する問題がある。... [more] |
CAS2016-33 VLD2016-39 SIP2016-67 MSS2016-33 pp.179-184 |
VLD |
2016-02-29 16:15 |
沖縄 |
沖縄県青年会館 |
A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis ○Keisuke Inoue(KTC)・Mineo Kaneko(JAIST) VLD2015-117 |
[more] |
VLD2015-117 pp.37-42 |
DC |
2016-02-17 16:05 |
東京 |
機械振興会館 |
電源ノイズによるFF回路の動作への影響に関する研究 ○山本拓弥・三浦幸也(首都大東京) DC2015-96 |
近年,VLSI回路の微細化,低電圧化が進むにつれて,IR-drop のような電源ノイズが論理回路,特にSRAM(stat... [more] |
DC2015-96 pp.61-66 |
SCE |
2016-01-21 10:45 |
東京 |
機械振興会館 |
AQFP回路のためのMajorityゲートに基づいた帰還型ラッチの提案 ○辻 直樹・竹内尚輝・知名史博・奈良間達也(横浜国大)・Thomas Ortlepp(CiS)・山梨裕希・吉川信行(横浜国大) SCE2015-39 |
我々は低電力超伝導回路として断熱型磁束量子パラメトロン (Adiabatic Quantum-Flux-Parametr... [more] |
SCE2015-39 pp.17-22 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 15:55 |
長崎 |
長崎県勤労福祉会館 |
15nmプロセスにおける低電力な耐ソフトエラーラッチの設計 ○田島咲季・史 又華・戸川 望・柳澤政生(早大) VLD2015-56 DC2015-52 |
近年の微細化により,ソフトエラーによる信頼性低下が問題視されている.
従来,DICEやフリップフロップの多重化といった... [more] |
VLD2015-56 DC2015-52 pp.123-127 |
SCE |
2015-08-04 15:45 |
神奈川 |
横浜国立大学 |
磁気結合型磁束量子ラッチの提案と動作実証 ○辻 直樹・竹内尚輝・奈良間達也(横浜国大)・Thomas Ortlepp(CiS)・山梨裕希・吉川信行(横浜国大) SCE2015-13 |
我々は断熱的に動作させることで消費電力を劇的に減少させることが可能な断熱型磁束量子パラメトロン (Adiabatic Q... [more] |
SCE2015-13 pp.29-33 |
WIT, SP, ASJ-H, PRMU (共催) |
2015-06-19 14:25 |
新潟 |
新潟大学駅南キャンパス「ときめいと」 |
上面可動・ラッチ式による点字ピン制御機構の試作 ○李 揚・渡辺哲也(新潟大) PRMU2015-58 SP2015-27 WIT2015-27 |
複数行表示可能な点字ディスプレイを開発するため、点字ピンの上下位置をラッチで固定する機構を考案した。点字ディスプレイ上面... [more] |
PRMU2015-58 SP2015-27 WIT2015-27 pp.153-156 |