お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 18件中 1~18件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
RECONF 2023-08-04
15:35
北海道 函館アリーナ
(ハイブリッド開催,主:現地開催,副:オンライン開催)
データ転送効率に優れたメニーコア実装を目指したRISC-V ISAの拡張に関する研究
西村 将譚 煜希山口佳樹筑波大RECONF2023-16
メニーコアプロセッサにおいて,演算器の利用効率とユーザビリティ両立の困難,メモリ帯域幅の不足は主要な課題である.我々はこ... [more] RECONF2023-16
pp.13-18
RECONF 2021-06-09
16:35
ONLINE オンライン開催 A 64-bit RISC-V many-core architecture on FPGAs
Qixiang GaoYoshiki YamaguchiUniv. of TsukubaRECONF2021-16
A highly informationized style is constantly evolving due to... [more] RECONF2021-16
pp.87-92
CPSY, IPSJ-ARC
(連催)
2015-10-08
10:00
千葉 幕張メッセ [ポスター講演]OculusRiftとメニコアシミュレータによる計算ボトルネック可視化システム
嶋谷 知加藤大真亀田友哉藤本啓輔竹内昌平TRAN Thi Hong高前田伸也中島康彦奈良先端大CPSY2015-46
CPU の性能向上により内部構造が複雑化している.内部動作の把握のため,以前に我々はCPU シミュレータを実装した.しか... [more] CPSY2015-46
pp.5-6
RECONF 2014-09-18
15:45
広島 杜の宿 Challenge for Ultrafast 10K-Node NoC emulation on FPGA
Thiem Van ChuShimpei SatoKenji KiseTokyo Inst. of Tech.RECONF2014-21
単一チップに搭載するコア数の増加に伴い,アーキテクチャ設計および性能評価をするためのシミュレーション時間は深刻な問題とな... [more] RECONF2014-21
pp.23-28
SIS, IPSJ-AVM
(連催)
2014-09-12
10:00
山形 庄内産業振興センター(山形県鶴岡市) 組込み向け高性能計算プラットフォームの評価
佐藤 淳鶴岡高専)・太田昌文伊藤忠テクノソリューションズSIS2014-62
組込みシステムではマルチコアの利用が進み,さらにGPGPUやメニーコア等の高速計算プラットフォームも提供されつつある.こ... [more] SIS2014-62
pp.73-76
CPSY 2013-10-03
11:10
千葉 幕張メッセ 高信頼メニーコアシステムSmartCoreにおけるTMR実行の提案と評価
笹河良介佐藤真平吉瀬謙二東工大CPSY2013-32
プロセッサの信頼性向上を目的に,我々は以前より,ネットワークオンチップの支援によりメニーコアプロセッサが持つ冗長性を活用... [more] CPSY2013-32
pp.7-12
RECONF 2013-09-19
13:50
石川 北陸先端科学技術大学院大学 並列EVMDD(k)マシンを用いたパケット分類器に関して
中原啓貴鹿児島大)・笹尾 勤明大)・松浦宗寛九工大RECONF2013-34
決定グラフマシン~(DDM: Decision Diagram Machine)は
決定グラフを評価する専用命令を有す... [more]
RECONF2013-34
pp.85-90
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2012-11-27
09:50
福岡 九州大学百年講堂 Network Performance of Multifunction On-chip Router Architectures
Shinya Takamaeda-YamazakiNaoki FujiedaKenji KiseTokyo Inst. of Tech.CPSY2012-52
プロセッサの信頼性向上を目的に,我々は以前より,ネットワークオンチップの支援によりメニーコアプロセッサが持つ冗長性を活用... [more] CPSY2012-52
pp.27-32
DC, CPSY
(併催)
2012-08-03
10:00
鳥取 とりぎん文化会館 メニコアアクセラレータ搭載サーバにおけるマルチタスク環境でのスループット向上手法
宮本孝道石坂一久細見岳生酒井淳嗣NECCPSY2012-20
多数のエンドユーザ向けクラウドサービスは高いスループット性能が求められるが,HPC分野やWebサーバ向けの従来のスループ... [more] CPSY2012-20
pp.67-72
ICD, IPSJ-ARC
(連催)
2012-01-20
13:10
東京 電通大 [招待講演]高性能デジタル分野の技術動向
林 宏雄東芝ICD2011-141
高性能デジタル分野の技術革新が継続している.その技術動向について,高性能マイクロプロセッサ,Many Coreプロセッサ... [more] ICD2011-141
pp.73-76
RECONF, VLD, CPSY
(共催)
IPSJ-SLDM
(連催) [詳細]
2011-01-18
16:05
神奈川 慶應義塾大学日吉キャンパス FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
高前田伸也笹河良介吉瀬謙二東工大VLD2010-112 CPSY2010-67 RECONF2010-81
我々は,タイル型メニーコアアーキテクチャを主な対象とするFPGAによるシミュレーション環境ScalableCoreシステ... [more] VLD2010-112 CPSY2010-67 RECONF2010-81
pp.187-192
RECONF 2010-09-17
13:40
静岡 静岡大学(工学部2号館) ScalableCoreシステム2.0の実装と評価
坂口嘉一高前田伸也吉瀬謙二東工大RECONF2010-38
多数のFPGA を用いたメニーコアプロセッサのプロトタイピングシステム構築手法ScalableCore を提案している.... [more] RECONF2010-38
pp.121-126
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-UBI, IPSJ-MBL
(併催)
(連催) [詳細]
2010-03-28
13:00
東京 八丈シーパークリゾート 低遅延リアルタイムオンチップネットワークのための先読みルータの設計
向後卓磨山崎信行慶大CPSY2009-89 DC2009-86
大規模なCMP を用いて実時間システムを構築するためにはスケジューリング方式が重要である.実時間スケジューリングはプリエ... [more] CPSY2009-89 DC2009-86
pp.465-470
MSS 2010-01-21
15:25
愛知 豊田中央研究所アクタスCホール 省電力を考慮した市場モデルによるメニーコアプロセッサのコア配分
宮城拓人山崎達志摂南大CST2009-41
現在,多数のコアを搭載したメニーコアプロセッサの開発が進んでいる.そこでは並列に動作する各タスク間で,適切に計算機資源を... [more] CST2009-41
pp.25-30
CPSY 2009-11-20
15:55
京都 キャンパスプラザ京都 メニーコアプロセッサのためのネットワークトラフィックに着目したタスク配置問題の解析と考察
佐野伸太郎佐野正浩佐藤真平東工大)・三好健文東工大/JST)・吉瀬謙二東工大CPSY2009-40
プロセッサに搭載されるコア数が増加したメニーコアアーキテクチャでは,プログラム中の並列性を活用することで,その演算性能を... [more] CPSY2009-40
pp.31-36
RECONF 2009-09-18
10:25
栃木 宇都宮大学 小容量FPGAによるスケーラブルなシステム評価環境の構築手法
渡邉伸平高前田伸也姜 軒東工大)・三好健文東工大/JST)・吉瀬謙二東工大RECONF2009-31
メニーコアプロセッサの動作を現実的な時間でシミュレーションするために,我々はハードウェアによるシミュレーション環境Sca... [more] RECONF2009-31
pp.73-78
CPSY, DC
(併催)
2009-08-04
- 2009-08-05
宮城 フォレスト仙台 ClearSpeed製SIMDプロセッサの通信性能評価
西川由理慶大)・鯉渕道紘NII)・吉見真聡同志社大)・設樂明宏慶大)・三浦謙一NII)・天野英晴慶大CPSY2009-25
ClearSpeed 社の SIMD 型 CSX600 プロセッサは,96 個の演算コア (PE) を一次元アレイ型の接... [more] CPSY2009-25
pp.91-96
CS, IN, NS
(併催)
2008-09-12
13:00
宮城 東北大学 ソフトウェア並列TCP/IPスタックによるネットワーク処理の高速化
安田真人市野清久上野洋史NECNS2008-59
近年,急速に進むブロードバンド化によりネットワーク処理の高速化の要求が高まっている.またCPUのマルチコア・メニコア化が... [more] NS2008-59
pp.99-104
 18件中 1~18件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会