研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-08 12:55 |
熊本 |
くまもと県民交流館パレア |
マルチコアプロセッサの効率的な設計検証に向けたプロセッサシミュレータの並列化 ○萱室高樹・佐々木敬泰・深澤祐樹・近藤利夫(三重大) CPSY2017-45 |
一般にプロセッサ設計では,HDLシミュレーションを用いて設計,動作検証を行うが高速ではない.
これは,C++ベースの高... [more] |
CPSY2017-45 pp.53-58 |
CPSY, IPSJ-ARC (連催) DC (併催) [詳細] |
2016-08-09 10:30 |
長野 |
キッセイ文化ホール(松本) |
キャッシュの分割領域の動的管理による高速化 ○刀根舞歌・佐々木敬泰・深澤祐樹・近藤利夫(三重大) CPSY2016-19 |
パソコンやスマートフォンのプロセッサは,高性能化が求められている.
しかしながら,高速化手法の一つであるマルチコア化は... [more] |
CPSY2016-19 pp.119-124 |
ICD, IE, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2015-10-27 09:50 |
宮城 |
一の坊(作並温泉) |
[招待講演]先進運転者支援システムADASと画像認識SoCの開発 ○宮森 高(東芝)・井手誠也(デンソー) VLD2015-34 ICD2015-47 IE2015-69 |
近年、自動車の安全性を高める技術として、車両や歩行者を検出する自動緊急ブレーキシステムや、車線逸脱警報など、先進運転支援... [more] |
VLD2015-34 ICD2015-47 IE2015-69 p.43 |
RECONF, CPSY, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2015-01-30 17:30 |
神奈川 |
慶應義塾大学 日吉キャンパス |
誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信手法の検討 ○松村正隆(電通大)・近藤正章(東大)・松谷宏紀(慶大)・和田康孝(早大)・本多弘樹(電通大) VLD2014-152 CPSY2014-161 RECONF2014-85 |
近年,半導体技術の進歩により Network-on-Chip (NoC) の三次元化が可能となった.特に積層したチップ間... [more] |
VLD2014-152 CPSY2014-161 RECONF2014-85 pp.245-250 |
CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2014-03-16 09:50 |
沖縄 |
ICT文化ホール |
三次元積層マルチコアプロセッサにおけるチップ温度を考慮した電圧制御 ○藤田 悠・小泉佑介・宇野理恵・天野英晴(慶大) CPSY2013-109 DC2013-96 |
ビルディングブロック型計算システムのプロトタイプとしてワイヤレスチップ間接続を用いたCube-1が開発された。問題点とし... [more] |
CPSY2013-109 DC2013-96 pp.241-246 |
CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2014-03-16 13:40 |
沖縄 |
ICT文化ホール |
マルチコアTenderにおける性能向上率の評価 ○山本貴大・山内利宏・谷口秀夫(岡山大) CPSY2013-115 DC2013-102 |
組込み分野でも処理量が増加し,高速な処理が求められ,マルチコアプロセッサの利用が普及している.これに伴い,マルチコアプロ... [more] |
CPSY2013-115 DC2013-102 pp.277-282 |
RECONF |
2013-09-19 13:50 |
石川 |
北陸先端科学技術大学院大学 |
並列EVMDD(k)マシンを用いたパケット分類器に関して ○中原啓貴(鹿児島大)・笹尾 勤(明大)・松浦宗寛(九工大) RECONF2013-34 |
決定グラフマシン~(DDM: Decision Diagram Machine)は
決定グラフを評価する専用命令を有す... [more] |
RECONF2013-34 pp.85-90 |
VLD |
2013-03-05 14:55 |
沖縄 |
沖縄県青年会館 |
マルチコアプロセッサのための配線領域共有並列概略配線手法 ○新谷康弘・稲木雅人・永山 忍・若林真一(広島市大) VLD2012-150 |
LSI設計工程における配線設計期間短縮のため,既存研究において各種の並列計算環境を用いた並列配線手法が提案されている.本... [more] |
VLD2012-150 pp.83-88 |
IE, SIP, ICD, VLD, IPSJ-SLDM (共催) [詳細] |
2012-10-19 11:00 |
岩手 |
ホテルルイズ(盛岡)【変更】 |
[招待講演]画像認識向けの非対称型マルチコアSoC ViscontiTM2の開発 ○宮森 高・田邉靖貴・伴野守保(東芝) VLD2012-50 SIP2012-72 ICD2012-67 IE2012-74 |
近年、画像認識技術が様々な製品に広く使われてきている。例えば、車載応用であれば、歩行者検出、前方衝突警報、車線変更支援な... [more] |
VLD2012-50 SIP2012-72 ICD2012-67 IE2012-74 pp.55-58 |
RECONF |
2012-05-29 17:35 |
沖縄 |
沖縄県男女共同参画センター |
ヘテロジニアスマルチコアプロセッサ向けアプリケーション開発 ○小泉佑介・佐々木瑛一・天野英晴(慶大)・坂本龍一・並木美太郎(東京農工大) RECONF2012-16 |
本論文では,単一のCPUと複数のアクセラレータを搭載したヘテロジニアスマルチコアプロセッサ向けのアプリケーション開発につ... [more] |
RECONF2012-16 pp.89-94 |
VLD |
2012-03-06 11:00 |
大分 |
ビーコンプラザ |
省エネ組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作 ○内田裕之・萩本有哉・森本智之・引地信之・松本祐教(トプスシステムズ)・居村史人・渡辺直也・菊地克弥・鈴木基史・仲川 博・青柳昌宏(産総研) VLD2011-122 |
著者らは低消費電力組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作を行った.試作チ... [more] |
VLD2011-122 pp.13-17 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (併催) (連催) [詳細] |
2012-03-02 16:15 |
宮城 |
ホテル松島大観荘 |
ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装 ○川口雄輝・水頭一壽・松谷宏紀・山崎信行(慶大) CPSY2011-85 DC2011-89 |
組込みシステム向けマルチコアアーキテクチャでは,アプリケーションに合わせて大きさや機能及び速度の異なるプロセッサ,メモリ... [more] |
CPSY2011-85 DC2011-89 pp.91-96 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (併催) (連催) [詳細] |
2012-03-02 16:45 |
宮城 |
ホテル松島大観荘 |
グラフ後方依存への重み付けによるマルチコアタスク配置手法 ○鈴木紀章・久村孝寛・中村祐一(NEC) CPSY2011-86 DC2011-90 |
本稿では,AMP方式におけるマルチコアタスク配置の一手法を提案する.本手法はクリティカルな依存となりやすいタスクグラフ後... [more] |
CPSY2011-86 DC2011-90 pp.97-102 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (併催) (連催) [詳細] |
2012-03-03 13:00 |
宮城 |
ホテル松島大観荘 |
FPGAを用いたUltra-Android用性能評価システムの開発 ○戸田賢二・森川 治(産総研)・森本智之・萩本有哉・内田裕之・引地信之・日比康守・松本祐教(トプスシステムズ) CPSY2011-91 DC2011-95 |
ヘテロジニアス・マルチコア技術によりAndroid 機器を高速・省電力化するUltra-Androidプラットフォーム開... [more] |
CPSY2011-91 DC2011-95 pp.193-198 |
ICD, IPSJ-ARC (連催) |
2012-01-20 13:10 |
東京 |
電通大 |
[招待講演]高性能デジタル分野の技術動向 ○林 宏雄(東芝) ICD2011-141 |
高性能デジタル分野の技術革新が継続している.その技術動向について,高性能マイクロプロセッサ,Many Coreプロセッサ... [more] |
ICD2011-141 pp.73-76 |
ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 12:50 |
宮城 |
一の坊(仙台) |
[招待講演]超高精度画像合成向けヘテロジニアス・メニーコア型アプリケーション・プロセッサ・アーキテクチャ ○松本祐教(TOPS) SIP2011-72 ICD2011-75 IE2011-71 |
自然曲面(ベジエ曲面)に基づく物体形状の表現と35帯域の反射スペクトルによる色モデルに基づくフルHD(1980x1080... [more] |
SIP2011-72 ICD2011-75 IE2011-71 pp.67-71 |
CPSY |
2011-10-21 11:00 |
兵庫 |
神戸大学大学院 |
32/64bitカーネル混載方式の実現 ○中原大貴・乃村能成・谷口秀夫(岡山大) CPSY2011-29 |
64bit CPUの普及に伴い,OSも64bit化が進んでいる.64bit OSの下で走行するソフトウェアは,広大なアド... [more] |
CPSY2011-29 pp.25-30 |
NS |
2011-04-22 11:15 |
福井 |
福井大学 |
通信コード自動生成方式 ○三浦昭浩・川口 豊・長島 勝(三菱電機) NS2011-13 |
近年,組込み機器では,高性能化や低消費電力化の要望からマルチコアプロセッサの利用が増加してきている.マルチコアプロセッサ... [more] |
NS2011-13 pp.73-76 |
DC, CPSY (共催) |
2011-04-12 16:35 |
東京 |
首都大学東京秋葉原サテライトキャンパス |
FPGA/SoCにおける高フレキシブルRTOSタスクトレーサIP ○武田有志・大原 衛・岡部 忠・佐藤 研(都立産技研センター) CPSY2011-7 DC2011-7 |
近年,FPGA/SoCにおいてマルチコアプロセッサによるRTOS利用が進められており,中でもタスクトレースはデッドロック... [more] |
CPSY2011-7 DC2011-7 pp.35-40 |
ICD, IPSJ-ARC (連催) |
2011-01-21 11:40 |
神奈川 |
慶応大学(日吉) |
マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化 ○平松義崇(日立)・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論(東北大)・野尻 徹・内山邦男(日立) |
ヘテロジニアスマルチコアプロセッサでは,異なるコア間のデータ転送とアクセラレータ内にある演算器へのデータ供給が大きな問題... [more] |
ICD2010-136 pp.57-62 |