お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 11件中 1~11件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
DC 2022-12-16
14:10
山口 旧大阪商船「海峡ロマンホール」
(ハイブリッド開催,主:現地開催,副:オンライン開催)
外れ値と標本化を用いたDNNの縮退故障に対するエラー耐性の向上
石井智大難波一輝千葉大DC2022-75
人工知能の発展やビッグデータの活用の拡大によって,様々なデバイスにニューラルネットワークが実装されるようになった.それに... [more] DC2022-75
pp.17-20
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
ICD, IE
(共催)
RECONF
(併催) [詳細]
2019-11-14
16:10
愛媛 愛媛県男女共同参画センター 確率ベース手法を用いたマルチサイクルテストにおけるキャプチャパターンの故障検出能力低下問題の解析
中岡典弘青野智己・○工藤壮司王 森レイ樋上喜信高橋 寛愛媛大)・岩田浩幸前田洋一松嶋 潤ルネサス エレクトロニクスVLD2019-45 DC2019-69
先進自動運転システムの機能安全を保障するために , システムの起動時に論理組込み自己テスト (LBIST)
機構を用い... [more]
VLD2019-45 DC2019-69
pp.145-150
IPSJ-SLDM, IPSJ-ARC
(共催)
RECONF, VLD, CPSY
(共催)
(連催) [詳細]
2019-01-30
11:20
神奈川 慶応義塾大学 日吉キャンパス 来往舎 多重縮退故障用インクリメンタルテストパターン自動生手法
王 培坤ガラバギ アミル マサウド藤田昌宏東大VLD2018-74 CPSY2018-84 RECONF2018-48
 [more] VLD2018-74 CPSY2018-84 RECONF2018-48
pp.13-18
SS, MSS
(共催)
2018-01-18
15:45
広島 広島市立大学サテライトキャンパス 組合せ回路用テストパターン生成への計算機代数システムの利用に関する調査
稲元 勉樋上喜信愛媛大MSS2017-57 SS2017-44
本稿では,組合せ回路の故障検出用テストパターン集合の故障検出率向上を目的とし,そのために計算機代数システムを利用する試み... [more] MSS2017-57 SS2017-44
pp.59-64
DC 2016-06-20
14:50
東京 機械振興会館 エントロピーにもとづくランダムテストパターン生成
大豆生田利章群馬高専DC2016-13
本論文では組合せ論理回路の縮退故障を検出するためのランダムテストパターン生成に
情報理論のエントロピーを適用する方法を... [more]
DC2016-13
pp.19-23
COMP 2015-03-09
15:15
京都 立命館大学 可逆回路内の縮退故障と短絡故障を検出するための最小検査入力集合を求める問題のNP困難性
高倉 響山田敏規埼玉大COMP2014-49
可逆回路は非常に少ないエネルギー消費で計算が行えるためとても魅力的であり, 様々な分野に応用が期待できる. よって,可逆... [more] COMP2014-49
pp.47-51
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB
(共催)
(連催) [詳細]
2013-03-14
15:05
長崎 対馬市交流センター 会議室 桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器
三苫晃弘京大)・鬼頭信貴中京大)・高木直史京大CPSY2012-98 DC2012-104
本稿では,回路内の単一縮退故障による誤りを検出する,セルフチェッキング桁上げ先見加算器を提案する.提案する加算器は,桁上... [more] CPSY2012-98 DC2012-104
pp.277-282
MSS, CAS
(共催)
2009-11-27
13:25
愛知 名古屋大学 Universal Test Sets for Reversible Circuits
Satoshi TayuShota FukuyamaShuichi UenoTokyo Inst. of Tech.CAS2009-55 CST2009-28
A set of test vectors is complete for a reversible circuit i... [more] CAS2009-55 CST2009-28
pp.59-64
DC 2009-06-19
11:35
東京 機械振興会館 縮退故障用ATPGを用いた遷移故障の診断用テスト生成法
樋上喜信・○黒瀬洋介大野智志山岡弘典高橋 寛愛媛大)・清水良浩相京 隆半導体理工学研究センター)・高松雄三愛媛大DC2009-13
半導体デバイスの微細化・高速化に伴い,タイミング不良である遅延故障に対する故障診断の要求が高まってきている.故障診断結果... [more] DC2009-13
pp.19-24
DC 2008-02-08
10:25
東京 機械振興会館 マルチサイクルキャプチャテストを用いたフルスキャン設計回路の縮退故障テスト生成
大森悠翔・○小河宏志細川利典日大)・吉村正義九大)・山崎浩二明大DC2007-70
スキャンテストは,VLSIのテスト方式として広く普及しているが,回路構造の情報のみを利用したテスト法で,シフト動作によっ... [more] DC2007-70
pp.19-24
VLD, ICD, DC, IPSJ-SLDM
(共催)
2005-12-02
09:55
福岡 北九州国際会議場 A Broadside Test Generation Method for Transition Faults in Partial Scan Circuits
Tsuyoshi IwagakiJAIST)・Satoshi OhtakeHideo FujiwaraNAIST
This paper presents a broadside test generation method for
... [more]
VLD2005-77 ICD2005-172 DC2005-54
pp.7-12
 11件中 1~11件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会