研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
DC |
2023-12-08 13:50 |
長崎 |
アルカスSASEBO (ハイブリッド開催,主:現地開催,副:オンライン開催) |
組込み自己テストにおける両立可能故障集合を用いた複数ランダムパターンレジスタント故障のシード生成法 ○曽根隆暢・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大) DC2023-88 |
近年,超大規模集積回路の大規模化により,多量化したテストパターンをテスタに保存することは非現実的になっている.組込み自己... [more] |
DC2023-88 pp.7-12 |
DC |
2023-02-28 15:15 |
東京 |
機械振興会館 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
組込み自己テストのための複数ランダムパータンレジスタント遷移故障のシード生成法 徐 雁レイ・三浦 怜・○細川利典(日大)・吉村正義(京都産大) DC2022-89 |
近年超大規模集積回路の微細化,高速化,電源電圧の低電圧化により,タイミング遅延を伴う欠陥が増加している.それゆえ, 遷移... [more] |
DC2022-89 pp.39-44 |
CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2022-07-27 11:00 |
山口 |
海峡メッセ下関 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
ゲート網羅故障のテスト生成高速化のためのブロック分割手法 ○溝田桃菜・細川利典(日大)・吉村正義(京都産大) CPSY2022-3 DC2022-3 |
セル内の欠陥を網羅するゲート網羅故障モデルはゲート数と故障数が比例の関係にあるため,ゲート数が増大すると故障数やテストパ... [more] |
CPSY2022-3 DC2022-3 pp.13-18 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2022-03-10 10:50 |
ONLINE |
オンライン開催 |
故障活性化率に基づく診断分解能向上指向テスト生成法 ○千田祐弥・細川利典(日大)・山崎浩二(明大) CPSY2021-57 DC2021-91 |
高い欠陥検出率を達成するテスト生成法の1つとして,n回検出テスト生成法が提案されている.さらに,テスト品質尺度として故障... [more] |
CPSY2021-57 DC2021-91 pp.73-78 |
DC |
2022-03-01 14:45 |
東京 |
機械振興会館 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
SATを用いた遅延故障BIST向けLFSRシード生成法 ○岩本岬汰郎・大竹哲史(大分大) DC2021-74 |
LFSRを用いたLSIのBISTにおいて,ランダムパターン耐性故障を検出するシードを求めるニーズがある.これまでに,AT... [more] |
DC2021-74 pp.57-62 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2021-03-26 11:40 |
ONLINE |
オンライン開催 |
コントローラの遷移故障検出率向上のためのコントローラ拡大法 ○飯塚恭平・細川利典・山崎紘史(日大)・吉村正義(京都産大) CPSY2020-63 DC2020-93 |
近年,VLSIの微細化,高速化,電源電圧の低下に伴い,遷移故障モデルなどのタイミング欠陥に対するテストが必要不可欠となっ... [more] |
CPSY2020-63 DC2020-93 pp.79-84 |
DC |
2019-02-27 13:40 |
東京 |
機械振興会館 |
コントローラの遷移故障検出率向上のための状態割当て手法 ○吉村正義(京都産大)・竹内勇希・山崎紘史・細川利典(日大) DC2018-78 |
近年,VLSIの微細化・高速化に伴いタイミング欠陥が増加し,遷移故障モデルにおけるテストが必要不可欠である.しかし,回路... [more] |
DC2018-78 pp.43-48 |
DC |
2018-02-20 09:30 |
東京 |
機械振興会館 |
2パターンテストにおける重み付き故障カバレージに関する一考察 ○新井雅之(日大)・岩崎一彦(首都大東京) DC2017-77 |
半導体製造技術の微細化・高集積化に伴い,欠陥レベルの事前見積り値と実製品に対する値との乖離が問題となっている.著者らは,... [more] |
DC2017-77 pp.1-6 |
DC |
2017-12-15 15:05 |
秋田 |
放送大学秋田学習センター |
ビアオープン故障を考慮した重み付き故障カバレージに関する検討 ○小林泰生・岩崎一彦(首都大東京) DC2017-74 |
クリティカルエリアに基づく重み付き故障カバレージを用いて出荷VLSIチップの欠陥レベルを低減させる手法が提案されている.... [more] |
DC2017-74 pp.31-36 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-06 14:30 |
熊本 |
くまもと県民交流館パレア |
遅延故障BIST高品質化のためのLFSRシード生成法 ○渡邊恭之介・大竹哲史(大分大) VLD2017-35 DC2017-41 |
大規模集積回路の微細化や高速化に伴い,遅延テストの重要性が高まっている.
遅延故障モデルとして,論理ゲートの遅延が増加... [more] |
VLD2017-35 DC2017-41 pp.49-54 |
DC |
2017-02-21 11:35 |
東京 |
機械振興会館 |
論理回路の組込み自己診断に関する提案 ○香川敬祐・矢野郁也・王 森レイ・樋上喜信・高橋 寛(愛媛大)・大竹哲史(大分大) DC2016-76 |
近年,自動車の機能安全を実現するために車載集積回路が果たす役割が増加している.自動車の機能安全を保証するためには,フィー... [more] |
DC2016-76 pp.11-16 |
VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 09:00 |
大阪 |
立命館大学大阪いばらきキャンパス |
重み付き故障カバレージに基づくテストパターン並替えの高速化手法 ○犬山慎吾・岩崎一彦(首都大東京)・新井雅之(日大) VLD2016-61 DC2016-55 |
半導体製造技術の微細化,高集積化に伴い,欠陥レベルの事前見積り値と実製品に対する値の乖離が問題となっている.著者らは,ク... [more] |
VLD2016-61 DC2016-55 pp.99-104 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-01 13:50 |
長崎 |
長崎県勤労福祉会館 |
メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成 ○上岡真也・米田友和・大和勇太・井上美智子(奈良先端大) VLD2015-40 DC2015-36 |
メモリセルの隣接パタン依存故障 (Neighborhoodpatternsensitivefaults : NPSF) ... [more] |
VLD2015-40 DC2015-36 pp.19-24 |
DC |
2015-02-13 15:20 |
東京 |
機械振興会館 |
階層BIST向けLFSRシード生成法 ○佐脇光亮・大竹哲史(大分大) DC2014-85 |
組込み自己テスト(BIST)で用いるテストパターン生成器の一つに線形フィードバックレジスタ(LFSR)がある.
LFS... [more] |
DC2014-85 pp.43-48 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-29 08:55 |
鹿児島 |
鹿児島県文化センター |
遅延故障BIST向けLFSRシード生成法 ○本田太郎・大竹哲史(大分大) VLD2013-92 DC2013-58 |
本稿では,遅延故障に対するスキャンBIST向けのLFSRシード生成法を提案する.従来のシード生成法では,故障を検出するテ... [more] |
VLD2013-92 DC2013-58 pp.227-231 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 16:25 |
福岡 |
九州大学百年講堂 |
テスト圧縮効率化のためのテスト生成法の一考察 ○楠山友紀乃・山崎達也・細川利典(日大)・吉村正義(九大)・山崎浩二(明大) VLD2012-105 DC2012-71 |
近年,VLSIの大規模化,複雑化にともない,テスト対象となる故障モデル数と故障数の増加により,テストパターン数が増大して... [more] |
VLD2012-105 DC2012-71 pp.267-272 |
DC |
2012-06-22 13:00 |
東京 |
機械振興会館 |
故障活性化率向上指向ドントケア割当て法の評価 ○若杉諒介・細川利典(日大)・吉村正義(九大) DC2012-9 |
従来,VLSIのテスト生成には単一縮退故障モデルや遷移故障モデルが広く用いられていている.しかしながら,近年VLSIの大... [more] |
DC2012-9 pp.1-6 |
DC |
2012-06-22 15:45 |
東京 |
機械振興会館 |
論理BISTの電力低減手法と評価 ○佐藤康夫・王 森レイ・加藤隆明・宮瀬紘平・梶原誠司(九工大) DC2012-14 |
論理BISTのテスト時電力は通常のスキャンテストよりも高く電力低減が必要であるが,発生パターンのランダム性から,その制御... [more] |
DC2012-14 pp.33-38 |
DC |
2012-02-13 11:30 |
東京 |
機械振興会館 |
レイアウトを考慮した故障カバレージの高精度見積りに関する一考察 ○新井雅之・清水貴弘・岩崎一彦(首都大東京) DC2011-79 |
半導体製造技術の微細化・高集積化に伴い,欠陥レベルの事前見積り値と実製品に対する値との乖離が問題となっている.本稿では,... [more] |
DC2011-79 pp.19-24 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-29 09:25 |
宮崎 |
ニューウェルシティ宮崎 |
スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法 ○赤川慎人・難波一輝・伊藤秀男(千葉大) VLD2011-72 DC2011-48 |
テスト容易化設計のうち近年増加している遅延故障の検出に対応した手法の1種にスキャン設計がある.このスキャン設計の1つとし... [more] |
VLD2011-72 DC2011-48 pp.121-126 |