| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2023-11-17 14:10 |
熊本 | くまもと市民会館シアーズホーム夢ホール （ハイブリッド開催，主：現地開催，副：オンライン開催） |
SLM細粒度再構成ロジックにおける構成情報の圧縮 ○高木颯平・小島拓也・天野英晴（慶大）・久我守弘・飯田全広（熊本大）  VLD2023-72 ICD2023-80 DC2023-79 RECONF2023-75 |
SLM(Scalable Logic Module) は、熊本大学が開発した細粒度再構成ロジックであり、構成情報量が小さ... [more] | VLD2023-72 ICD2023-80 DC2023-79 RECONF2023-75 pp.215-220 |
| HWS, VLD (共催) |
2023-03-02 13:50 |
沖縄 | 沖縄県青年会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
［記念講演］CNFET7: An Open Source Cell Library for 7-nm CNFET Technology ○Chenlin Shi・Shinobu Miwa（UEC）・Tongxin Yang・Ryota Shioya（UOT）・Hayato Yamaki・Hiroki Honda（UEC） VLD2022-92 HWS2022-63 |
[more] | VLD2022-92 HWS2022-63 p.110 |
| CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2022-07-28 13:30 |
山口 | 海峡メッセ下関 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価 ○矢内洋祐（慶大）・小島拓也（東大）・奥原 颯（シンガポール国立大）・天野英晴（慶大）・飯田全広（熊本大） CPSY2022-8 DC2022-8 |
近年、IoTエッジデバイスにおける処理能力の更なる向上が進んでいる。そこで、FPGAとCPUの混載SoCというソリューシ... [more] | CPSY2022-8 DC2022-8 pp.41-46 |
| VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2020-11-17 14:25 |
ONLINE | オンライン開催 | BDDに基づく光論理回路の消費電力を最小化する変数順序付け ○松尾亮祐・湊 真一（京大） VLD2020-24 ICD2020-44 DC2020-44 RECONF2020-43 |
近年ナノフォトニックデバイスを用いた光論理回路は, 超高速な動作が見込めるために注目を集めている. BDD （二分決定グ... [more] | VLD2020-24 ICD2020-44 DC2020-44 RECONF2020-43 pp.78-83 |
| CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2020-07-31 17:30 |
ONLINE | オンライン開催 | 機能等価な有限状態機械生成に基づく面積削減指向コントローラ拡大法 ○辻川敦也・細川利典（日大）・吉村正義（京都産大） CPSY2020-15 DC2020-15 |
近年，コントローラ拡大はレジスタ転送レベルにおけるテスト容易化設計やセキュリティ設計に用い られている．コントローラ... [more] | CPSY2020-15 DC2020-15 pp.93-98 |
| SCE | 2020-01-17 13:15 |
神奈川 | 横浜市開港記念会館 | ［ポスター講演］Design and Demonstration of a 2-input Multiplexer Using Reversible Quantum-Flux-Parametron Logic ○Taiki Yamae・Naoki Takeuchi・Nobuyuki Yoshikawa（Yokohama Natl. Univ.） SCE2019-51 |
[more] | SCE2019-51 pp.87-90 |
| SCE | 2020-01-17 13:15 |
神奈川 | 横浜市開港記念会館 | ［ポスター講演］Methodology for Automating Data Feedback Circuit Synthesis for a 4- bit Counter in Adiabatic Quantum-Flux-Parametron Logic ○Ro Saito（YNU）・Christopher L. Ayala・Olivia Chen（YNU IAS）・Tomoyuki Tanaka・Tomohiro Tamura・Nobuyuki Yoshikawa（YNU） SCE2019-58 |
[more] | SCE2019-58 pp.117-119 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) ICD, IE (共催) RECONF (併催) [詳細] |
2019-11-13 11:20 |
愛媛 | 愛媛県男女共同参画センター | A New ATPG-based Logic Optimization Method by Removing the Redundant Multiple Faults ○Peikun Wang・Amir Masaud Gharehbaghi・Masahiro Fujita（The Univ. of Tokyo） VLD2019-32 DC2019-56 |
[more] | VLD2019-32 DC2019-56 pp.19-22 |
| VLD, IPSJ-SLDM (連催) |
2019-05-15 15:25 |
東京 | 東京工業大学 大岡山キャンパス | SRAM-Based Synthesis for Multi-Output Gates ○Xingming Le・Amir Masoud Gharehbaghi・Masahiro Fujita（The Univ. of Tokyo） VLD2019-4 |
[more] | VLD2019-4 pp.25-30 |
| VLD, IPSJ-SLDM (連催) |
2018-05-16 13:30 |
福岡 | 北九州国際会議場 | Partial logic synthesis by using sum of products or product of sums based quantified boolean formulae ○Xiaoran Han・Amir Masoud Gharehbaghi・Masahiro Fujita（UTokyo） VLD2018-1 |
[more] | VLD2018-1 pp.1-5 |
| VLD | 2017-03-01 16:20 |
沖縄 | 沖縄県青年会館 | 同期式RTLモデルから非同期式RTLモデルへの変換ツールの実装 ○仙波翔吾・齋藤 寛（会津大） VLD2016-107 |
本稿では，同期式Register Transfer Level (RTL)モデルから束データ方式による非同期式RTLモデ... [more] | VLD2016-107 pp.31-36 |
| MSS, SS (共催) |
2017-01-26 14:30 |
京都 | 京都工芸繊維大学 60周年記念館 2階大セミナー室 | 温水供給システムの実測データに基づくモデリングと制御に関する検討 ○齋藤 司（京大）・薄 良彦（阪府大）・星野 光・引原隆士（京大） MSS2016-63 SS2016-42 |
本報告では, 透析の医療機関で得られた実測データ用いた温水供給システムのモデリング, 及び形式手法を用いた制御器設計につ... [more] | MSS2016-63 SS2016-42 pp.35-40 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 15:30 |
大阪 | 立命館大学大阪いばらきキャンパス | PLC命令列の高位合成によるハードウェア化 ○石垣良樹・田中 佑・藤枝直輝・市川周一（豊橋技科大） RECONF2016-43 |
知的財産保護のため，プログラマブルロジックコントローラ（PLC）の命令列を 保護・隠蔽する技術が求められており，命令列... [more] |
RECONF2016-43 pp.19-24 |
| MSS, CAS (共催) IPSJ-AL (連催) [詳細] |
2015-11-20 14:20 |
鹿児島 | 指宿市民会館 大会議室 | 分散アルゴリズムの実行列からプログラム合成とそのプログラム検証 ○山根 智（金沢大） CAS2015-50 MSS2015-24 |
分散システムの分散問題を解決する分散アルゴリズムはクラウドコンピュータやP2Pなどで多数動作しており, その正当性検証は... [more] | CAS2015-50 MSS2015-24 pp.35-40 |
| VLD | 2015-03-04 11:10 |
沖縄 | 沖縄県青年会館 | 薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化 ○川崎 純・宇佐美公良（芝浦工大） VLD2014-179 |
FD-SOIのデバイスの一つである薄膜BOX-SOI(Silicon on Thin Buried Oxide:SOTB... [more] | VLD2014-179 pp.147-152 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 16:40 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | エラートレラントアプリケーションのための論理合成におけるドントケア拡大について ○稲岡智哉・市原英行・岩垣 剛・井上智生（広島市大） VLD2014-89 DC2014-43 |
LSI システムが多少の誤り出力や性能低下を引き起こしても，システムの用途がこれらを許容できるとき， このような用途を... [more] |
VLD2014-89 DC2014-43 pp.123-128 |
| SP, ASJ-H (共催) |
2014-10-24 11:10 |
和歌山 | 南紀白浜温泉ホテルシーモア | ［招待講演］分析合成系STRAIGHTと聴覚モデルAIM ～ 生態的妥当性と実験制御のはざまで ～ ○津崎 実（京都市芸術大） SP2014-89 |
研究を進める上で重要な役割を担う道具とモデルとして，高精度分析合成系STRAIGHTと聴覚機能モデルAIMが果たす役割を... [more] | SP2014-89 pp.77-82 |
| CAS, SIP, MSS, VLD, SIS (共催) [詳細] |
2014-07-11 13:00 |
北海道 | 北海道大学 | CEGAR法を用いたLUT回路のブーリアンマッチングの高速化手法 ○松永裕介（九大） CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを調べるブーリアンマッチングの高速化手法について... [more] | CAS2014-38 VLD2014-47 SIP2014-59 MSS2014-38 SIS2014-38 pp.201-206 |
| CPSY, DC (共催) |
2014-04-25 14:00 |
東京 | 国立情報学研究所 | DDLセルライブラリを用いた非同期式回路設計支援環境の構築 ○今井 雅・五十嵐大将・工藤三四郎（弘前大） CPSY2014-2 DC2014-2 |
VLSI製造技術の進歩に伴う構成要素の微細化・システムの大規模化が進む一方、隣り合った素子でさえも異なる特性を示すランダ... [more] | CPSY2014-2 DC2014-2 pp.3-8 |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-01-29 13:45 |
神奈川 | 慶応義塾大学 日吉キャンパス | LUT回路のブーリアンマッチング手法について ○松永裕介（九大） VLD2013-127 CPSY2013-98 RECONF2013-81 |
本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを 調べるブーリアンマッチングの高速化手法に... [more] |
VLD2013-127 CPSY2013-98 RECONF2013-81 pp.149-154 |
[研究会発表申込システムのトップページに戻る]