お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
[ログイン]
技報アーカイブ
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (検索条件: すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 13件中 1~13件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
CPSY, DC
(共催)
IPSJ-ARC
(連催) [詳細]
2022-10-12
14:00
新潟 湯沢東映ホテル
(ハイブリッド開催,主:現地開催,副:オンライン開催)
並列テストのためのコントローラの制御信号のドントケア割当てアルゴリズム
徐 浩豊細川利典日大)・吉村正義京都産大)・新井雅之日大CPSY2022-24 DC2022-24
近年,VLSIのテストコスト増大に伴い,テストパターン数の削減が重要になっている.そのため,テスト並列化を考慮したテスト... [more] CPSY2022-24 DC2022-24
pp.37-42
CPSY, DC
(共催)
IPSJ-ARC
(連催) [詳細]
2022-07-27
11:00
山口 海峡メッセ下関
(ハイブリッド開催,主:現地開催,副:オンライン開催)
ゲート網羅故障のテスト生成高速化のためのブロック分割手法
溝田桃菜細川利典日大)・吉村正義京都産大CPSY2022-3 DC2022-3
セル内の欠陥を網羅するゲート網羅故障モデルはゲート数と故障数が比例の関係にあるため,ゲート数が増大すると故障数やテストパ... [more] CPSY2022-3 DC2022-3
pp.13-18
CPSY, DC
(共催)
IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC
(共催)
(連催) [詳細]
2022-03-10
10:30
ONLINE オンライン開催 論理故障テスト並列化のための制御信号のドントケア割当て法
徐 浩豊細川利典山崎紘史新井雅之日大)・吉村正義京都産大CPSY2021-56 DC2021-90
近年,VLSIのテストコスト増大に伴い,テストパターン数の削減が重要になっている.テストパターン数を削減するために,テス... [more] CPSY2021-56 DC2021-90
pp.67-72
DC 2021-02-05
14:00
ONLINE オンライン開催 RTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法
浅見竜輝細川利典山崎紘史日大)・吉村正義京都産大)・新井雅之日大DC2020-74
近年,大規模集積回路のテストコスト増大伴い,テストパターン数削減のためのテスト並列化手法が提案されている.従来手法ではコ... [more] DC2020-74
pp.30-35
CPSY, DC
(共催)
IPSJ-ARC
(連催) [詳細]
2020-07-31
15:45
ONLINE オンライン開催 テストパターン数削減のためのゲート網羅故障の多重目標故障テスト生成法
浅見竜輝細川利典日大)・吉村正義京都産大)・新井雅之日大CPSY2020-12 DC2020-12
近年,集積回路の高集積化・複雑化に伴い,セル内の欠陥が増加し,セル内の故障モデルのテスト生成法やゲート網羅故障モデルのテ... [more] CPSY2020-12 DC2020-12
pp.75-80
DC 2018-02-20
09:55
東京 機械振興会館 コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法
竹内勇希武田 俊細川利典山崎紘史日大)・吉村正義京都産大DC2017-78
VLSIのテストコストを削減するためには,テストパターン数を削減することが必要である.特に動的テスト圧縮の効率を高めるた... [more] DC2017-78
pp.7-12
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-06
15:20
熊本 くまもと県民交流館パレア コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法
武田 俊細川利典山崎紘史日大)・吉村正義京都産大VLD2017-37 DC2017-43
近年, VLSIのテストコスト増大に伴い,DFT設計を用いたテストパターン数削減手法が重要視されている.特に, VLSI... [more] VLD2017-37 DC2017-43
pp.61-66
VLD, DC, IPSJ-SLDM, IPSJ-EMB
(連催)
CPSY, IPSJ-ARC
(連催)
CPM, ICD, IE
(共催)
RECONF
(併催) [詳細]
2017-11-07
09:50
熊本 くまもと県民交流館パレア SATソルバを用いた低消費電力向けテストパタン圧縮手法について
松永裕介九大VLD2017-43 DC2017-49
本稿ではSATソルバを用いた低消費電力向けテストパタン圧縮手法の提案を行
う.
基本となるアイデアは,元の制... [more]
VLD2017-43 DC2017-49
pp.95-99
MSS, CAS, SIP, VLD
(共催)
2015-06-17
11:10
北海道 小樽商科大学 大規模回路向けテストパタン集合最小化手法の高速化について
松永裕介九大CAS2015-5 VLD2015-12 SIP2015-36 MSS2015-5
本稿では大規模回路に適用可能なテストパタン集合最小化手法の高速化技術につ
いて述べる.
具体的には,故障もしくは故障... [more]
CAS2015-5 VLD2015-12 SIP2015-36 MSS2015-5
pp.25-30
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2012-11-28
16:25
福岡 九州大学百年講堂 テスト圧縮効率化のためのテスト生成法の一考察
楠山友紀乃山崎達也細川利典日大)・吉村正義九大)・山崎浩二明大VLD2012-105 DC2012-71
近年,VLSIの大規模化,複雑化にともない,テスト対象となる故障モデル数と故障数の増加により,テストパターン数が増大して... [more] VLD2012-105 DC2012-71
pp.267-272
DC 2012-02-13
14:25
東京 機械振興会館 制御ポイント挿入による遷移故障テストパターン削減法
高橋明彦細川利典日大)・吉村正義九大DC2011-82
近年,VLSIの大規模化,複雑化にともない,回路内のゲート数が増加している.それにともない,テスト対象となる故障数が増加... [more] DC2011-82
pp.37-42
DC 2010-02-15
13:45
東京 機械振興会館 遷移故障テスト圧縮指向制御ポイント挿入法
湯本仁高細川利典日大)・吉村正義九大DC2009-72
近年,半導体集積技術の進展に伴い,大規模集積回路(LSI)が大規模化,高集積化している.LSIが大規模化,高集積化するこ... [more] DC2009-72
pp.45-50
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2009-12-04
13:25
高知 高知市文化プラザ テスト圧縮指向ドントケア抽出法
若園大洋細川利典日大)・吉村正義九大VLD2009-62 DC2009-49
近年VLSIの大規模化,複雑化に伴い,テストパターン数の増大、故障モデルの多様化が問題となっている.それらの問題を解決す... [more] VLD2009-62 DC2009-49
pp.149-154
 13件中 1~13件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式
著作権について : 以上の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会