Print edition: ISSN 0913-5685
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
DC2006-53
［特別講演］SystemVerilogチュートリアル
○浜口加寿美（松下電器）・明石貴昭（日本シノプシス）・湯井丈晴（沖ネットワークエルエスアイ）・後藤謙治（日本ケイデンス・デザイン・システムズ）・岡本実幸（三洋半導体）・杉浦正志（図研）・土屋丈彦（東芝）・千綿幸雄（富士通）・竹田津弘州（松下電器）・李 健道（メンター・グラフィックス・ジャパン）・高嶺美夫（ルネサステクノロジ）
pp. 1 - 13
DC2006-54
［特別講演］SATアルゴリズムとその形式的検証への応用
○藤田昌宏（東大）
pp. 15 - 20
DC2006-55
LSI電源設計検証のための順序回路の最大動作率解析
○樋口博之・金澤裕治・盛山 修（富士通研）・伊藤則之（富士通）
pp. 21 - 26
DC2006-56
クロックスケジューリングを用いた消費電力波形平滑化によるＬＳＩのピーク電力削減手法
○高橋洋介・高橋篤司（東工大）
pp. 27 - 32
DC2006-57
A fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework
○Yukihide Kohira（Tokyo Inst. of Tech）・Atsushi Takahashi（Tokyo Inst.of Tech）
pp. 33 - 38
DC2006-58
オンンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用
○横田俊彦（日本IBM）
pp. 39 - 44
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．