電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685

Volume 106, Number 512

回路とシステム

開催日 2007-01-30 / 発行日 2007-01-23

[PREV] [NEXT]

[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]

[PROGRAM] [BULK PDF DOWNLOAD]


目次

CAS2006-70
Experiment-based Evaluation of Algorithm Performance for the 2- or 3-Vertex Connectivity Augmentation Problem
○Hiroharu Sumiyoshi・Daisuke Takafuji・Satoshi Taoka・Toshimasa Watanabe(Hiroshima Univ.)
pp. 1 - 6

CAS2006-71
2部グラフの細分のトラックレイアウトの改良
○宮内美樹(NTT)
pp. 7 - 12

CAS2006-72
時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム
○稲木雅人・高島康裕(北九州市大)・中村祐一(NEC)
pp. 13 - 17

CAS2006-73
hw/sw複合体におけるRemote hwObjectのハードウェア構成について
○飯島浩晃・岸本 浩・関根優年(東京農工大)
pp. 19 - 24

CAS2006-74
サーボ制御系のための多階層制御回路のhwObject化
○前川裕明・飯島浩晃・関根優年(東京農工大)
pp. 25 - 30

CAS2006-75
Computational Complexity of Simultaneous Optimization of Skew, Schedule and Clock in High-Level Synthesis
○Takayuki Obata・Mineo Kaneko(JAIST)
pp. 31 - 36

CAS2006-76
A Test Generation Framework using Checker Circuits and its Application to Path Delay Test Generation
○Tsuyoshi Iwagaki(JAIST)・Satoshi Ohtake(NAIST)・Mineo Kaneko(JAIST)・Hideo Fujiwara(NAIST)
pp. 37 - 42

今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。

注: 本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.


IEICE / 電子情報通信学会