| 講演抄録／キーワード |
| 講演名 |
2006-08-17 09:05
マトリックス型超並列SIMDプロセッサ向けデータ変換バスブリッジの開発
○谷崎哲志・行天隆幸・野田英行・中島雅美・水本勝也・堂阪勝己（ルネサステクノロジ） |
| 抄録 |
（和） |
2K個のプロセッサと混載SRAMから構成されるマトリックス型超並列SIMDプロセッサと時間/空間データ変換バスブリッジ（TS-Bridge）について紹介する。時間/空間データ変換は、データ整列を保持した並列処理を可能にする。その変換は、TS-Bridgeでサポートしている。TS-Bridgeの主な構成部品は、直交RAMとマトリックス型SIMDプロセッサコア用の階層的な1Kビットの内部バスである。 |
| （英） |
A super parallel SIMD processor based on the matrix architecture which consists of 2k processors, embedded SRAM, and time/space conversion bus bridge (TS-Bridge) is introduced. The time/space domain conversion enables to handle the parallel processing with keeping the data alignment. It is supported by TS-Bridge. The main components of the TS-Bridge are orthogonal RAM and hierarchical 1k bit internal bus for SIMD processor core with matrix architecture. |
| キーワード |
（和） |
マトリックス / 超並列処理 / 直交RAM / 時間/空間データ変換 / / / / |
| （英） |
Matrix / Super Parallel processing / Orthogonal RAM / Time/space domain conversion / / / / |
| 文献情報 |
信学技報, vol. 106, no. 207, ICD2006-79, pp. 1-6, 2006年8月. |
| 資料番号 |
ICD2006-79 |
| 発行日 |
2006-08-10 (SDM, ICD) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|