| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2006-09-01 14:25 電源ノイズシュミレーション高速化のためのCMOS出力バッファ等価回路の簡単化 ○山本純也・和田修己・久角尚史（京大）  EMCJ2006-46 |
|
| 抄録 | （和） | ボードレベルでのノイズシミュレーションを視野に入れた，SPICEによる電源ノイズシミュレーション高速化のための具体的な例として，CMOSインバータ回路の出力バッファ部の簡単化を行った． 複数のインバータが同時スイッチングしている場合，各トランジスタの物理的な構造を元に，PMOS，NMOSをそれぞれひとつにまとめた単一のインバータの等価回路によって電源ノイズを精度良く再現することができた． また，エッジコントロールを行い異なるタイミングで動作している複数のインバータを簡単化する場合，トランジスタのパラメータだけでなく，各インバータに加わる入力信号のタイミングや立ち上がり立ち下がり時間を考慮に入れ，入力信号の遅延時間を反映させるための抵抗を含む等価回路を作成すると精度良く電源ノイズを再現できることが分かった． |
| （英） | To realize high-speed noise simulation at board level, an output buffer model of a CMOS inverter circuit is simplified as an example for power-supply noise simulation by SPICE. When inverters are switching simultaneously, the power-supply noise is reproduced in good accuracy with an equivalent single inverter composed of a PMOS and an NMOS; each of them represents a group of FETs connected in parallel respectively, and the model parameters of each MOSFET are determined based on the physical dimensions of each transistor. When inverters are edge-controlled and operating in different timing, the power-supply noise can also be reproduced with an equivalent single inverter and input resistors that reflect the delay time of the input signals of the original circuit. The values of resistances are calculated based on the delay times of input signals. |
|
| キーワード | （和） | EMC / 電源ノイズ / SPICEシミュレーション / CMOS / エッジコントロール / デバイスモデル / / |
| （英） | EMC / power supply noise / SPICE simulation / CMOS / edge-controlled / device model / / | |
| 文献情報 | 信学技報, vol. 106, no. 224, EMCJ2006-46, pp. 13-17, 2006年9月. | |
| 資料番号 | EMCJ2006-46 | |
| 発行日 | 2006-08-25 (EMCJ) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EMCJ2006-46 |
|
| 研究会情報 | |
| 研究会 | EMCJ |
| 開催期間 | 2006-09-01 - 2006-09-01 |
| 開催地（和） | 大阪大学 |
| 開催地（英） | Osaka Univ. |
| テーマ（和） | 通信EMC／一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | EMCJ |
| 会議コード | 2006-09-EMCJ |
| 本文の言語 | 日本語 |
| タイトル（和） | 電源ノイズシュミレーション高速化のためのCMOS出力バッファ等価回路の簡単化 |
| サブタイトル（和） | |
| タイトル（英） | Equivalent circuit reduction of CMOS output buffer for high speed simulation of power supply noise |
| サブタイトル（英） | |
| キーワード(1)（和/英） | EMC / EMC |
| キーワード(2)（和/英） | 電源ノイズ / power supply noise |
| キーワード(3)（和/英） | SPICEシミュレーション / SPICE simulation |
| キーワード(4)（和/英） | CMOS / CMOS |
| キーワード(5)（和/英） | エッジコントロール / edge-controlled |
| キーワード(6)（和/英） | デバイスモデル / device model |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山本 純也 / Junya Yamamoto / ヤマモト ジュンヤ |
| 第1著者 所属（和/英） | 京都大学大学院工学研究科電気工学専攻 (略称： 京大) Department of Electrical Engineering Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 和田 修己 / Osami Wada / ワダ オサミ |
| 第2著者 所属（和/英） | 京都大学大学院工学研究科電気工学専攻 (略称： 京大) Department of Electrical Engineering Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 久角 尚史 / Takashi Hisakado / ヒサカド タカシ |
| 第3著者 所属（和/英） | 京都大学大学院工学研究科電気工学専攻 (略称： 京大) Department of Electrical Engineering Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2006-09-01 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | EMCJ |
| 資料番号 | EMCJ2006-46 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.224 |
| ページ範囲 | pp.13-17 |
| ページ数 | 6 |
| 発行日 | 2006-08-25 (EMCJ) |
[研究会発表申込システムのトップページに戻る]