| 講演抄録／キーワード |
| 講演名 |
2006-09-14 15:15
再構成デバイスとしても動作するメモリLSIの検討
○吉原理記・弘中哲夫（広島市大）・佐藤正幸（ジェネシス・テクノロジー） |
| 抄録 |
（和） |
従来ではSoCをテストするためのテスト回路をチップ内に搭載し，各機能をテストしてきたが，コスト面で不利である．本研究ではSRAMに交互配線を実現する配線を行うことで再構成デバイスとしても動作するメモリLSI(MPLD)を提案する．本稿では， MPLDの一部分である2ポートSRAMを32$\times$4個並べたメモリセルアレイを日立0.18$\mu$mCMOSテクノロジを用いて作成した．その結果，メモリ機能と論理回路機能を持ち，メモリとして使用時に500MHz，論理回路として使用時に900MHzの動作周波数で動作する再構成可能なデバイスとして機能することが確認できた． |
| （英） |
Each function included in SoC are usually tested by the built in test circuits in the chip.Testing the SoC by the built in test circut is a effective way, but it has a disadvantage on chip cost.In our research we propose a memory-LSI working as reconfigurable device (MPLD) with alternating arrangement.In this paper, we designed a memory cell array for 32$\times$4 bit 2port SRAM that are a part of MPLD by using HITACHI 0.18$\mu$m CMOS technology.As a result, we confirmed that the MPLD to function as a memory device and reconfigurable logic device, each at 500MHz and 900MHz. |
| キーワード |
（和） |
MPLD / テスト回路 / SoC / メモリ / リコンフィギャラブルデバイス / / / |
| （英） |
MPLD / Test Circuit / SoC / Memory / Reconfigurable Device / / / |
| 文献情報 |
信学技報, vol. 106, no. 246, RECONF2006-24, pp. 23-28, 2006年9月. |
| 資料番号 |
RECONF2006-24 |
| 発行日 |
2006-09-07 (RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|