| 講演抄録／キーワード |
| 講演名 |
2006-10-27 10:50
微細MOSFETのリーク電流を考慮した２電源型システムLSIの低消費電力設計法
○渡辺重佳・金井雅樹・永澤 晃・花見 智・小林 学・高畠俊徳（湘南工科大） |
| 抄録 |
（和） |
充放電電流だけでなく微細MOSFETのサブスレッショルドリーク電流とゲートリーク電流を考慮した２電源（ＶＨ,ＶＬ）システムLSIの低消費電力設計法について検討した。６５ｎｍ世代では、充放電による電力が支配的なため低い電源電圧ＶＬに、充放電による電力を最小にする値を用いるとシステムＬＳＩの電力は最小に出来る。一方ゲートリーク電流等のリーク電流による電力が支配的な３２ｎｍでもＶＬは６５ｎｍ世代と同様に設定するのが最適解となる。これはこの世代では消費電力の電源電圧依存性が充放電とリーク電流で類似した特性となるためである。今後は３電源以上の多電源方式、電源電圧を時間的に変化させる方式の検討が必要となる。 |
| （英） |
Reduction of power dissipation caused by dynamic current, gate leakage current, and subthreshold leakage current of dual-supply-voltage (VH, VL) system LSI has been analyzed. The reduction ratio of power dissipation due to leakage current is strongly depend on VH. Not only dynamic current but also leakage current can be successfully reduced with using conventional dual-supply- voltage scheme for 32nm-65nm generation. |
| キーワード |
（和） |
システムＬＳＩ / 2電源方式 / 充放電電流 / ゲートリーク電流 / サブスレッショルドリーク電流 / ＭＯＳＦＥＴ / スケーリング則 / パスディレイ分布 |
| （英） |
system LSI / dual supply voltage scheme / dynamic current / gate leakage current / subthreshold leakage current / MOSFET / scaling rule / path-delay distribution |
| 文献情報 |
信学技報, vol. 106, no. 317, ICD2006-132, pp. 31-36, 2006年10月. |
| 資料番号 |
ICD2006-132 |
| 発行日 |
2006-10-20 (SIP, ICD, IE) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|