お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-01-18 10:55
ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析
深澤光弥永田 真神戸大エレソ技報アーカイブへのリンク:CPM2006-133 ICD2006-175
抄録 (和) 本稿では,180-nm CMOSデジタル回路に100-ps/100-$mu$Vの分解能を持つ高精度オンチップ波形検出回路を適用し,ダイナミック電源雑音による遅延変動を測定した.また,雑音の主周波数成分から雑音波形を再現するシングルトーン雑音モデルを提案した.このモデルは論理ゲートにおける遷移信号波形の変動を効果的に捉えることができる.シミュレーションと実測では,雑音の大きさだけでなく,クロックドメイン間のクロック位相差による遅延変動への影響も良く一致している.提案したシュミレーション手法はダイナミック電源雑音を考慮した遅延解析を可能にし,従って,高速デジタル回路設計におけるタイミングクロージャの発展に寄与する. 
(英) Delay variability due to dynamic power supply noise is elucidated by on-chip signal waveform measurements at 100-ps/100-$\mu$V resolutions applied to a 180-nm CMOS digital circuit. A single-tone noise model represents a dynamic power supply noise waveform with the most significant frequency component and leads to circuit-level simulation that can efficiently capture the effects of switching signal waveform modulation on delay in a logic gate. Simulation and measurements show excellent agreement in delay variation, even with relative differences among clock domains in timing as well as in noise strength. The proposed delay simulation technique actualizes the delay analysis in consideration of dynamic power supply noise and thus consolidates the timing closure especially in a high speed digital design.
キーワード (和) 遅延変動解析 / ダイナミック電源雑音 / シグナルインテグリティ / オンチップ波形検出技術 / / / /  
(英) Delay variation analysis / Dynamic Power supply noise / Signal integrity / On-chip waveform measurement / / / /  
文献情報 信学技報, vol. 106, no. 468, ICD2006-175, pp. 25-29, 2007年1月.
資料番号 ICD2006-175 
発行日 2007-01-11 (CPM, ICD) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:CPM2006-133 ICD2006-175

研究会情報
研究会 ICD CPM  
開催期間 2007-01-18 - 2007-01-19 
開催地(和) 機械振興会館 
開催地(英) Kika-Shinko-Kaikan Bldg. 
テーマ(和) LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般<オーガナイザ:益 一哉(東工大)> 
テーマ(英) LSI system assembly and module/inteface technology, test, general 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2007-01-ICD-CPM 
本文の言語 日本語 
タイトル(和) ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析 
サブタイトル(和)  
タイトル(英) Delay Variation Analysis in Consideration of Dynamic Power Supply Noise Waveform 
サブタイトル(英)  
キーワード(1)(和/英) 遅延変動解析 / Delay variation analysis  
キーワード(2)(和/英) ダイナミック電源雑音 / Dynamic Power supply noise  
キーワード(3)(和/英) シグナルインテグリティ / Signal integrity  
キーワード(4)(和/英) オンチップ波形検出技術 / On-chip waveform measurement  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 深澤 光弥 / Mitsuya Fukazawa / フカザワ ミツヤ
第1著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第2著者 氏名(和/英/ヨミ) 永田 真 / Makoto Nagata / ナガタ マコト
第2著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-01-18 10:55:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 CPM2006-133, ICD2006-175 
巻番号(vol) vol.106 
号番号(no) no.467(CPM), no.468(ICD) 
ページ範囲 pp.25-29 
ページ数
発行日 2007-01-11 (CPM, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会