講演抄録/キーワード |
講演名 |
2007-03-08 10:30
差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ ○田中裕己・Md. Anwarul Abedin・小出哲士・Mattausch. Hans Juergen(広島大) エレソ技報アーカイブへのリンク:ICD2006-215 |
抄録 |
(和) |
予めメモリ内に入力されている参照データの中から,入力された
検索データに最も近いデータを出力する
アナログ・デジタル混載全並列型想メモリをこれまでに開発している.
本報告では,提案している連想メモリの更なる高速,高信頼性,
小面積化を実現するために,
最小距離検索回路に差動増幅器を
用いる方法を提案しする.
提案手法を用いた新しい連想メモリ回路を
$0.35~\mathrm{{\mu}m}$~CMOS技術にてチップ試作を行った.
また,提案回路のシミュレーション結果から,
5ビット,16ユニット,64参照パターンの場合において,
面積5.48 $\mathrm{mm^2}$,
遅延時間$80~\mathrm{ns}$以下,
消費電力$130~\mathrm{mW}$以下での動作を確認した. |
(英) |
A mixed digital-analog fully parallel associative memory with differential amplifier for winner search is proposed.
The use of proposed differential amplifier for winner search improves the speed,
reliability and area efficiency of the associative memory based system.
We have tested the functionality of the proposed system by schematic circuit simulation and then designed a test chip for verification.
The test chip consumes $5.48mm^2$ area in 0.35 $\mu$m CMOS technology for 64 reference patterns with 16 binaries of 5-bit.
The operation speed of the system is less than 80 ns with an average power consumption of around 130 mW. |
キーワード |
(和) |
アナログ・デジタル混載 / 連想メモリ / 最小距離検索回路 / 差動増幅器 / / / / |
(英) |
mixed analog-digital / associative memory / minimum distance search circuit / differential amplifier / / / / |
文献情報 |
信学技報, vol. 106, no. 551, ICD2006-215, pp. 31-36, 2007年3月. |
資料番号 |
ICD2006-215 |
発行日 |
2007-03-01 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2006-215 |