お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-03-08 10:30
差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ
田中裕己Md. Anwarul Abedin小出哲士Mattausch. Hans Juergen広島大エレソ技報アーカイブへのリンク:ICD2006-215
抄録 (和) 予めメモリ内に入力されている参照データの中から,入力された
検索データに最も近いデータを出力する
アナログ・デジタル混載全並列型想メモリをこれまでに開発している.
本報告では,提案している連想メモリの更なる高速,高信頼性,
小面積化を実現するために,
最小距離検索回路に差動増幅器を
用いる方法を提案しする.
提案手法を用いた新しい連想メモリ回路を
$0.35~\mathrm{{\mu}m}$~CMOS技術にてチップ試作を行った.
また,提案回路のシミュレーション結果から,
5ビット,16ユニット,64参照パターンの場合において,
面積5.48 $\mathrm{mm^2}$,
遅延時間$80~\mathrm{ns}$以下,
消費電力$130~\mathrm{mW}$以下での動作を確認した. 
(英) A mixed digital-analog fully parallel associative memory with differential amplifier for winner search is proposed.
The use of proposed differential amplifier for winner search improves the speed,
reliability and area efficiency of the associative memory based system.
We have tested the functionality of the proposed system by schematic circuit simulation and then designed a test chip for verification.
The test chip consumes $5.48mm^2$ area in 0.35 $\mu$m CMOS technology for 64 reference patterns with 16 binaries of 5-bit.
The operation speed of the system is less than 80 ns with an average power consumption of around 130 mW.
キーワード (和) アナログ・デジタル混載 / 連想メモリ / 最小距離検索回路 / 差動増幅器 / / / /  
(英) mixed analog-digital / associative memory / minimum distance search circuit / differential amplifier / / / /  
文献情報 信学技報, vol. 106, no. 551, ICD2006-215, pp. 31-36, 2007年3月.
資料番号 ICD2006-215 
発行日 2007-03-01 (VLD, ICD) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:ICD2006-215

研究会情報
研究会 ICD VLD  
開催期間 2007-03-07 - 2007-03-09 
開催地(和) メルパルク沖縄 
開催地(英) Mielparque Okinawa 
テーマ(和) システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ:小林 和淑(京都大学)> 
テーマ(英) System-on-silicon design techniques and related VLSs 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2007-03-ICD-VLD 
本文の言語 日本語 
タイトル(和) 差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ 
サブタイトル(和)  
タイトル(英) Mixed Analog-Digital Fully-Parallel Associative Memory with Search 
サブタイトル(英)  
キーワード(1)(和/英) アナログ・デジタル混載 / mixed analog-digital  
キーワード(2)(和/英) 連想メモリ / associative memory  
キーワード(3)(和/英) 最小距離検索回路 / minimum distance search circuit  
キーワード(4)(和/英) 差動増幅器 / differential amplifier  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 田中 裕己 / Yuki Tanaka / タナカ ユウキ
第1著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第2著者 氏名(和/英/ヨミ) Md. Anwarul Abedin / Md. Anwarul Abedin / Md. Anwarul Abedin
第2著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第3著者 氏名(和/英/ヨミ) 小出 哲士 / Tetsushi Koide / コイデ テツシ
第3著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第4著者 氏名(和/英/ヨミ) Mattausch. Hans Juergen / Mattausch. Hans Juergen / Mattausch. Hans Juergen
第4著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-03-08 10:30:00 
発表時間 20分 
申込先研究会 ICD 
資料番号 VLD2006-124, ICD2006-215 
巻番号(vol) vol.106 
号番号(no) no.548(VLD), no.551(ICD) 
ページ範囲 pp.31-36 
ページ数
発行日 2007-03-01 (VLD, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会