| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-03-09 08:40 4-2加算木を用いたテスト容易な乗算器 ○鬼頭信貴・花井健輔・高木直史（名大） エレソ技報アーカイブへのリンク：  ICD2006-231 |
|
| 抄録 | （和） | 近年，VLSIの大規模化に伴いVLSIのテストのコストが上昇しており，テストコストの削減が求められている．4-2加算木を用いた乗算器は高速性とレイアウトの容易さが両立し，高速データパスに有用である．本稿では，Cell Fault Model (CFM)のもとで全加算器などをセルとして扱い，4-2加算木を用いたテスト容易な乗算器を示す．本稿では乗算器で最も大きな面積を占める4-2加算木について，4-2加算器間の接続を統一し，再帰的な構成にすることで，段数にテストパターン数が依存しない再帰的なテスト集合の生成できることを示す．また，部分積生成部を通した4-2加算木のテストを可能とする部分積生成部の設計法も示す． |
| （英） | The growth of the scale of VLSI designs makes test cost of VLSI chips expensive. Techniques of test cost reduction are required. A multiplier with a 4-2 adder tree, which is fast and has simple VLSI layout, is useful for a high-speed datapath. We present an easily testable multiplier with a 4-2 adder tree, with respect to the Cell Fault Model (CFM). We treat full adders as cells. We demonstrate a 4-2 adder tree, which has recursive configuration by unificating connection manner between 4-2 adders, has a test set which is derived recursively and whose size is independent of depth of the tree. Also, we demonstrate a design method of a partial product generation circuit to test a 4-2 adder tree through it. | |
| キーワード | （和） | テスト生成 / 乗算器 / C-テスタビリティ / 4-2加算木 / / / / |
| （英） | test generation / multiplier / C-testability / 4-2 adder tree / / / / | |
| 文献情報 | 信学技報, vol. 106, no. 549, VLD2006-140, pp. 1-6, 2007年3月. | |
| 資料番号 | VLD2006-140 | |
| 発行日 | 2007-03-02 (VLD, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2006-231 |
|
| 研究会情報 | |
| 研究会 | ICD VLD |
| 開催期間 | 2007-03-07 - 2007-03-09 |
| 開催地（和） | メルパルク沖縄 |
| 開催地（英） | Mielparque Okinawa |
| テーマ（和） | システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ：小林 和淑(京都大学)> |
| テーマ（英） | System-on-silicon design techniques and related VLSs |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-03-ICD-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 4-2加算木を用いたテスト容易な乗算器 |
| サブタイトル（和） | |
| タイトル（英） | Easily Testable Multiplier with 4-2 Adder Tree |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テスト生成 / test generation |
| キーワード(2)（和/英） | 乗算器 / multiplier |
| キーワード(3)（和/英） | C-テスタビリティ / C-testability |
| キーワード(4)（和/英） | 4-2加算木 / 4-2 adder tree |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 花井 健輔 / Kensuke Hanai / ハナイ ケンスケ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-03-09 08:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2006-140, ICD2006-231 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.549(VLD), no.552(ICD) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2007-03-02 (VLD, ICD) |
[研究会発表申込システムのトップページに戻る]