| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-06-21 14:10 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法 ○本間雅行・戸川 望・柳澤政生・大附辰夫（早大）・佐藤真琴（日立）  CAS2007-12 VLD2007-28 SIP2007-42 |
|
| 抄録 | （和） | 近年のディジタル機器においては，多種多様で，膨大なデータを短時間で処理することが要求されている．このような要求に応える新たなアーキテクチャとして，多数の演算器を並列に動作させることができる再構成型プロセッサがある． ここでは，ディジタルメディア処理向け動的再構成プロセッサFE-GA（Flexible Engine/Generic ALU array）に注目する．現在，FE-GAの開発ツールに関してはまだ確立されていない．そこで本稿では，FE-GAに自動的にマッピングを行うツール開発の導入として，ディジタルメディア処理の基本となるFIRフィルタを取り上げ，その動作を実現する回路をFE-GAに設計する．さらに，そのマッピング手法を提案する．提案する手法は$n$次のFIRフィルタに対して，その次数とフィルタ係数を指定することで，FE-GA専用のアセンブリ言語を自動生成するものである．この自動生成したアセンブリ言語をFEEditorと呼ばれる専用ツールに読み込ませることでマッピング自動化を実現する．提案手法では，FE-GAアーキテクチャの仕様範囲内で，すべての次数のFIRフィルタのマッピング自動化を可能とし，スレッド切り替えの無い場合に限り，最小サイクル数となるマッピングを実現している． |
| （英） | Reconfigurable processors are processors whose contexts are dynamically reconfigured while they are working. We focus on a reconfigurable processor called FE-GA (Flexible Engine/Generic ALU array) for digital media processing. Presently, FE-GA do not have its dedicated development tool. Thus, in this paper, we design FIR filters and propose an algorithm to map them onto it automatically. For given a degree and coefficients of an FIR filter, the algorithm generates a dedicated assembly code which represents a given FIR filter for FE-GA. Then an editor called FEEditor reads the generated assembly code and implements its corresponding FIR filter on FE-GA. The proposed algorithm achieves automatic mapping of FIR filters of all degrees within the range of the specification of FE-GA architecture. Furthermore, it is proved that a minimum cycle to execute FIR filtering is achieved if there is no thread switch. | |
| キーワード | （和） | 動的再構成プロセッサ / FE-GA / FIRフィルタ / フィルタマッピング / / / / |
| （英） | reconfigurable processor / FE-GA / FIR filter / filter mapping / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 102, VLD2007-28, pp. 67-72, 2007年6月. | |
| 資料番号 | VLD2007-28 | |
| 発行日 | 2007-06-14 (CAS, VLD, SIP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2007-12 VLD2007-28 SIP2007-42 |
|
| 研究会情報 | |
| 研究会 | CAS SIP VLD |
| 開催期間 | 2007-06-21 - 2007-06-22 |
| 開催地（和） | 北海道東海大学 札幌キャンパス マルチメディアホール |
| 開催地（英） | Hokkaido Tokai Univ. （Sapporo) |
| テーマ（和） | 信号処理、ＬＳＩ、及び一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-06-CAS-SIP-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法 |
| サブタイトル（和） | |
| タイトル（英） | Filter Design for Flexible Engine/Generic ALU Array and Its Dedicated Synthesis Algorithm |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | FE-GA / FE-GA |
| キーワード(3)（和/英） | FIRフィルタ / FIR filter |
| キーワード(4)（和/英） | フィルタマッピング / filter mapping |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 本間 雅行 / Masayuki Honma / ホンマ マサユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 佐藤 真琴 / Makoto Satoh / サトウ マコト |
| 第5著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-06-21 14:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2007-12, VLD2007-28, SIP2007-42 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.100(CAS), no.102(VLD), no.104(SIP) |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2007-06-14 (CAS, VLD, SIP) |
[研究会発表申込システムのトップページに戻る]