| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-07-20 11:35 128ビットブロック暗号CLEFIAのハードウェア実装評価 白井太三・渋谷香士・○秋下 徹・盛合志帆（ソニー）・岩田 哲（名大）  ISEC2007-49 |
|
| 抄録 | （和） | 本稿では，128 ビットブロック暗号 CLEFIA のハードウェア実装における最適化手法の検討およびその評価結果について報告する．主に $F$ 関数内に含まれる 2 種類の S-box と 2 種類の拡散行列を効率的に実装する手法，および鍵スケジュール部で使用している $DoubleSwap$ 関数と呼ばれる置換関数を効率的に実装する手法について述べる．本稿で述べる最適化手法を適用することにより，128 ビット鍵の CLEFIA では，0.09 $\mu$m CMOS 標準セルライブラリを用いた場合に，高速版実装において 6 Kgate 以下で 1.60 Gbps を，小型版実装において 5 Kgate 以下で 0.71 Gbps を実現している．これらの数値は，AES や Camellia の既知の実装結果と比較して十分なアドバンテージを持っており，CLEFIA が高いハードウェア実装性能を持ったブロック暗号であることを示している． |
| （英） | This paper presents optimization techniques and evaluation results in hardware implementations of the 128-bit blockcipher CLEFIA. We investigated efficient implementaions of two S-boxes and two diffusion matrices in $F$-functions, and the $DoubleSwap$ function used in the key scheduling part. Using a 0.09 $\mu$m CMOS ASIC library, our fast implementation and compact implementation of CLEFIA with 128-bit keys achieve 1.60 Gbps with less than 6 Kgate and 0.71 Gbps with less than 5 Kgate, respectively. These figures are so advantageous to the best known results of hardware performance of AES and Camellia that CLEFIA is a highly efficient blockcipher in hardware implementations. | |
| キーワード | （和） | ブロック暗号 / CLEFIA / ハードウェア実装 / / / / / |
| （英） | blockcipher / CLEFIA / hardware implementation / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 141, ISEC2007-49, pp. 29-36, 2007年7月. | |
| 資料番号 | ISEC2007-49 | |
| 発行日 | 2007-07-13 (ISEC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2007-49 |
|
| 研究会情報 | |
| 研究会 | ISEC SITE IPSJ-CSEC |
| 開催期間 | 2007-07-19 - 2007-07-20 |
| 開催地（和） | 公立はこだて未来大学 |
| 開催地（英） | Future University-Hakodate |
| テーマ（和） | 一般．情報通信システムセキュリティ時限研究専門委員会（ICSS）協賛 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2007-07-ISEC-SITE-IPSJ-CSEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 128ビットブロック暗号CLEFIAのハードウェア実装評価 |
| サブタイトル（和） | |
| タイトル（英） | Hardware Implementations of the 128-bit Blockcipher CLEFIA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ブロック暗号 / blockcipher |
| キーワード(2)（和/英） | CLEFIA / CLEFIA |
| キーワード(3)（和/英） | ハードウェア実装 / hardware implementation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白井 太三 / Taizo Shirai / シライ タイゾウ |
| 第1著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第2著者 氏名（和/英/ヨミ） | 渋谷 香士 / Kyoji Shibutani / シブタニ キョウジ |
| 第2著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第3著者 氏名（和/英/ヨミ） | 秋下 徹 / Toru Akishita / アキシタ トオル |
| 第3著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第4著者 氏名（和/英/ヨミ） | 盛合 志帆 / Shiho Moriai / モリアイ シホ |
| 第4著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第5著者 氏名（和/英/ヨミ） | 岩田 哲 / Tetsu Iwata / イワタ テツ |
| 第5著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 講演者 | 第3著者 |
| 発表日時 | 2007-07-20 11:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2007-49 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.141 |
| ページ範囲 | pp.29-36 |
| ページ数 | 8 |
| 発行日 | 2007-07-13 (ISEC) |
[研究会発表申込システムのトップページに戻る]