| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-07-26 17:05 電源電圧と周波数の動的制御によるH.264/AVC デコーダの低消費電力化 ○坂田義典・川上健太郎・川口 博・吉本雅彦（神戸大）  ICD2007-52 |
|
| 抄録 | （和） | 動的電圧制御(DVS)を専用ハードウェアに適用するために，エラスティックパイプラインアーキテクチャを提案し，フレームバッファ用のSRAMを内蔵したポータブルH.264/AVCデコーダLSIに適用する．電源電圧と動作周波数はフィードバック型電源電圧/動作周波数制御アルゴリズムによって制御される．ポータブルH.264/AVCデコーダでは，フレームバッファは外部DRAMが要求されるほど容量が大きくないので，フレームバッファとしてembedded SRAMが利用できる．提案するエラスティックパイプラインアーキテクチャでは，フレームバッファ用のSRAM，ローカルバスがDVSによって制御できる．320 x 180画素と320 x 240画素でシミュレーションをおこない，全体消費電力は320 x 180画素では30%，320 x 240画素では31%削減できる． |
| （英） | We propose an elastic pipeline architecture that can apply dynamic voltage scaling (DVS) to a dedicated hardware, and apply the elastic pipeline to a portable H.264/AVC decoder LSI with embedded frame buffer SRAM. A supply voltage and operating frequency are controlled by a feedback-type voltage/frequency control algorithm for low-power operation. In a portable H.264/AVC decoder, embedded SRAM can be utilized as frame buffer since the frame buffer is not so large that an external DRAM is required. In the proposed elastic pipeline architecture, the power in the frame buffer SRAM and even in a local bus connecting with the frame buffer SRAM can be controlled by DVS. We carried out simulation in a 320 x 180 pixels and 320 x 240 pixels. The total power reductions in 320 x 180 pixels and 320 x 240 pixels are 30% and 30%. | |
| キーワード | （和） | 動的電圧制御 / エラスティックパイプラインアーキテクチャ / embedded SRAM / H.264/AVC / / / / |
| （英） | dynamic voltage scaling / elastic pipeline architecture / embedded SRAM / H.264/AVC / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 163, ICD2007-52, pp. 89-94, 2007年7月. | |
| 資料番号 | ICD2007-52 | |
| 発行日 | 2007-07-19 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2007-52 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2007-07-26 - 2007-07-27 |
| 開催地（和） | 神戸大学瀧川記念学術交流会館 |
| 開催地（英） | |
| テーマ（和） | アナログ・デジアナ・センサ、通信用LSI |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-07-ICD-ITE-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 電源電圧と周波数の動的制御によるH.264/AVC デコーダの低消費電力化 |
| サブタイトル（和） | |
| タイトル（英） | Low power consumption of H.264/AVC decoder with dynamic voltage and frequency scaling |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的電圧制御 / dynamic voltage scaling |
| キーワード(2)（和/英） | エラスティックパイプラインアーキテクチャ / elastic pipeline architecture |
| キーワード(3)（和/英） | embedded SRAM / embedded SRAM |
| キーワード(4)（和/英） | H.264/AVC / H.264/AVC |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 坂田 義典 / Yoshinori Sakata / サカタ ヨシノリ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 川上 健太郎 / Kentaro Kawakami / カワカミ ケンタロウ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 川口 博 / Hiroshi Kawaguchi / カワグチ ヒロシ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-07-26 17:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2007-52 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.163 |
| ページ範囲 | pp.89-94 |
| ページ数 | 6 |
| 発行日 | 2007-07-19 (ICD) |
[研究会発表申込システムのトップページに戻る]