| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-07-26 11:10 スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 ○宮原正也・松澤 昭（東工大）  ICD2007-43 エレソ技報アーカイブへのリンク：ICD2007-43 |
|
| 抄録 | （和） | 本論文では、スイッチのオン抵抗がスイッチトキャパシタ回路、特にパイプライン型ADCの単位変換回路であるMulti-plying digital-to-analog converter (MDAC)のステップ応答に与える影響について検討した。その結果、MDACの応答を求める理論式及びシミュレーションより、MDACのセトリング時間はスイッチのオン抵抗の最適化を行うことで大幅に改善できることが示された。この最適化はシングルビット構成のMDACだけではなく、マルチビット構成のMDACについても高速化に効果的である。また、オペアンプのスルーイングを考慮した詳細な解析によれば、マルチビット構成のMDACのほうがシングルビット構成よりも高速が可能な場合があることがわかった。このスイッチの最適化は、消費電力を増加させずにセトリング時間を最大で50％程度削減可能である。 |
| （英） | In this paper, we discuss the effects of switch resistances on the step response of switched-capacitor circuits, especially mul-tiplying digital-to-analog converters (MDACs) in pipelined ana-log-to-digital converters. Theory and simulation results reveal that the settling time of MDACs can be decreased by optimizing the switch resistances. This switch resistance optimization does not only effectively increase the speed of single-bit MDACs, but also of multi-bit MDACs. Moreover, multi-bit MDACs are faster than the single-bit MDACs when slewing occurs during the step response. With such an optimization, the response of the switch will be improved by up to 50 % without increases of the power consumption. | |
| キーワード | （和） | スイッチトキャパシタ回路 / スイッチ抵抗 / パイプライン型ADC / / / / / |
| （英） | Switched capacitor circuit / Switch resistance / Pipelined ADC / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 163, ICD2007-43, pp. 35-40, 2007年7月. | |
| 資料番号 | ICD2007-43 | |
| 発行日 | 2007-07-19 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2007-43 エレソ技報アーカイブへのリンク：ICD2007-43 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2007-07-26 - 2007-07-27 |
| 開催地（和） | 神戸大学瀧川記念学術交流会館 |
| 開催地（英） | |
| テーマ（和） | アナログ・デジアナ・センサ、通信用LSI |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-07-ICD-ITE-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 |
| サブタイトル（和） | |
| タイトル（英） | The Effects of Switch Resistances on Pipelined ADC Performances and the Optimization for the Settling Time |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スイッチトキャパシタ回路 / Switched capacitor circuit |
| キーワード(2)（和/英） | スイッチ抵抗 / Switch resistance |
| キーワード(3)（和/英） | パイプライン型ADC / Pipelined ADC |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮原 正也 / Masaya Miyahara / ミヤハラ マサヤ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 松澤 昭 / Akira Matsuzawa / マツザワ アキラ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-07-26 11:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2007-43 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.163 |
| ページ範囲 | pp.35-40 |
| ページ数 | 6 |
| 発行日 | 2007-07-19 (ICD) |
[研究会発表申込システムのトップページに戻る]