| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-09-20 13:30 再構成デバイスとしても動作するメモリ（MPLD）の一実装例 ○吉原理記・平川直樹・谷川一哉・弘中哲夫（広島市大）・佐藤正幸（ジェネシス・テクノロジー）  RECONF2007-16 |
|
| 抄録 | （和） | 近年，リコンフィギャラブルデバイスとしてFPGAが広く使用されている．FPGAの問題としてSRAMベースで構成されているにも関わらず，LUTを構成する各SRAMをまとめて1つのメモリとして効率よく使用することはできないことである．この問題を解決する手段として，メモリとしてもLUTとしても機能するMLUTの配置と配線を工夫することでFPGAとほぼ同等の機能を実現するメモリベース論理回路(MPLD)を提案している．本稿では，2ポートSRAMを用いて64個のMLUTで構成されたMPLD全体をROHM 0.18$\mu$m CMOSテクノロジを用いて設計した．また設計したMPLDを再構成デバイスとして用いて32ビットリップルキャリーカウンタを実現することが出来た． |
| （英） | In recent years, FPGAs have been used as a reconfigurable device.As a problem of FPGAs, we cannot use FPGAs as one large SRAM memory effectively by combining the LUTs.To solve this problem, memory base programmable logical device (MPLD) have been proposed, which have the same functionality with FPGAs by using special placement and wiring methods for the MLUTs.In this paper, we implemented a prototype MPLD which consisted of 64 MLUTs based on two port SRAM using ROHM 0.18 $\mu$m CMOS technology.And we proved its function by implementing 32bit ripple carry counter on the MPLD. | |
| キーワード | （和） | FPGA / MPLD / SoC / メモリ / / / / |
| （英） | FPGA / MPLD / SoC / memory / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 225, RECONF2007-16, pp. 7-12, 2007年9月. | |
| 資料番号 | RECONF2007-16 | |
| 発行日 | 2007-09-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2007-16 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2007-09-20 - 2007-09-21 |
| 開催地（和） | 立命館大学びわこくさつキャンパス （滋賀） |
| 開催地（英） | Ritsumeikan Univ. Biwako Kusatsu Campus (Shiga) |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2007-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成デバイスとしても動作するメモリ（MPLD）の一実装例 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Memory (MPLD) with The Ability to work as a Reconfigurable Device |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | MPLD / MPLD |
| キーワード(3)（和/英） | SoC / SoC |
| キーワード(4)（和/英） | メモリ / memory |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉原 理記 / Masanori Yoshihara / ヨシハラ マサノリ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第2著者 氏名（和/英/ヨミ） | 平川 直樹 / Naoki Hirakawa / ヒラカワ ナオキ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第3著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第5著者 氏名（和/英/ヨミ） | 佐藤 正幸 / Masayuki Sato / サトウ マサユキ |
| 第5著者 所属（和/英） | ジェネシス・テクノロジー株式会社 (略称： ジェネシス・テクノロジー) GENESIS TECHNOLOGY INC. (略称： GTI) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-09-20 13:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2007-16 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.225 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2007-09-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]