| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-09-21 09:00 FPGA向けクラスタリング及び配置における同時最適化手法の一検討 ○篠原 拓・飯田全広・末吉敏則（熊本大）  RECONF2007-22 |
|
| 抄録 | （和） | FPGA（Field Programmable Gate Array）は高い柔軟性と処理効率を併せ持つデバイスであり， その性能や実装面積などはCAD（Computer Aided Design）ツールに大きく依存している． 近年，配線面積や回路遅延の観点から，FPGA上の配線混雑の軽減が重要視されつつある． 本稿では，クラスタリング処理と配置処理を同時に処理する配線混雑改善手法を提案する． 既存の配線混雑の解消を目標としたクラスタリング手法と比較した結果， ほぼ同程度の面積改善を示し，さらに処理時間を大幅に削減可能であることがわかった． また，クラスタFPGAの大きな利点である論理ブロック内の内部接続を積極的に利用できておらず， 遅延の更なる改善が見込める事がわかった． |
| （英） | FPGA has a rich flexibility to emulate various circuits, and their performance depend on design tools. In this paper，we present a design technique for area reduction intended for clustered FPGAs． In order to improve routability, this technique processes clustering and placing simultaneously and iteratively． As compared to exsisting routability-driven clustering approach, our technique show equivalent efficacy for area and delay optimization in a shorter process time． And it has a room for delay improvement as long as it leverages local interconnection in Logic Blocks. |
|
| キーワード | （和） | FPGA / クラスタリング処理 / 配置処理 / 同時最適化手法 / / / / |
| （英） | FPGA / Clustering / Placing / Simultaneous Optimization / Routability-driven / / / | |
| 文献情報 | 信学技報, vol. 107, no. 225, RECONF2007-22, pp. 41-46, 2007年9月. | |
| 資料番号 | RECONF2007-22 | |
| 発行日 | 2007-09-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2007-22 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2007-09-20 - 2007-09-21 |
| 開催地（和） | 立命館大学びわこくさつキャンパス （滋賀） |
| 開催地（英） | Ritsumeikan Univ. Biwako Kusatsu Campus (Shiga) |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2007-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGA向けクラスタリング及び配置における同時最適化手法の一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Performance-driven Simultaneous Clustering and Placement for FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | クラスタリング処理 / Clustering |
| キーワード(3)（和/英） | 配置処理 / Placing |
| キーワード(4)（和/英） | 同時最適化手法 / Simultaneous Optimization |
| キーワード(5)（和/英） | / Routability-driven |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 篠原 拓 / Hiroshi Shinohara / シノハラ ヒロシ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-09-21 09:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2007-22 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.225 |
| ページ範囲 | pp.41-46 |
| ページ数 | 6 |
| 発行日 | 2007-09-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]