| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-09-21 10:00 IP再利用のための動的再構成可能プロトコル変換器合成手法 ○石川悠司・小松 聡・藤田昌宏（東大）  RECONF2007-24 |
|
| 抄録 | （和） | プロトコル変換器合成は、システムLSI 設計でのIP（設計資産）再利用における最も重要な問題の一つである。 我々は、これまでに通常のLSI設計プロセスを想定したプロトコル変換器自動合成手法を提案している。本論文では、既存の手法に拡張を行い、様々なIPを動的に切り替えて運用する状況を想定して、変換器合成手法を再構成可能アーキテクチャに適用する方法を提案する。 ハードウェアOS のような大規模細粒度の再構成可能アーキテクチャにおいて、動的にロードされるIP 同士が通信できるようにするためには、プロトコル変換器も必要に応じて動的に再構成されることが望ましい。我々の提案する手法では、設計時にプロトコル変換器全体を複数の部分変換器として合成し、実行時に部分変換器を動的に選択して組み合わせることで変換器全体を構成する。提案手法は、必要最小限の変換器を生成することで、面積効率の向上に寄与する。 部分変換器は、配置配線済みのマクロの形で扱うことも、配置配線の自由度が大きいネットリストの形で扱うことも可能である。 |
| （英） | Protocol transducer synthesis is one of the most important issues for efficient IP core reuse in SoC designs. We proposed an automatic protocol transducer synthesis method for conventional LSI design processes in our exsiting works. In this paper, we propose an application of our protocol synthesis method to reconfigurable architecture on FPGA that enables to utilize various IPs dynamically. In coarsegrained reconfigurable architectures such as hardware OS, protocol transducers should also be dynamically reconfigured to make the dynamically loaded IPs able to communicate with one another. In our proposed method, a protocol transducers is synthesized as set of partial-transducers at design time. A whole transducer is also constructed at runtime, by selecting and placing partial transducers dynamically. The proposed method contributes to the improvement of area efficiency by constructing minimum transducers. Each partial transducer can be given in either layouted design hard macros or in netlists. |
|
| キーワード | （和） | プロトコル変換器 / 動的再構成 / 設計再利用 / / / / / |
| （英） | protocol transducer / dynamic reconfiguration / design reuse / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 225, RECONF2007-24, pp. 53-58, 2007年9月. | |
| 資料番号 | RECONF2007-24 | |
| 発行日 | 2007-09-13 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2007-24 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2007-09-20 - 2007-09-21 |
| 開催地（和） | 立命館大学びわこくさつキャンパス （滋賀） |
| 開催地（英） | Ritsumeikan Univ. Biwako Kusatsu Campus (Shiga) |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2007-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | IP再利用のための動的再構成可能プロトコル変換器合成手法 |
| サブタイトル（和） | |
| タイトル（英） | Dynamically Reconfigurable Protocol Transducer Synthesis for utilizing IPs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | プロトコル変換器 / protocol transducer |
| キーワード(2)（和/英） | 動的再構成 / dynamic reconfiguration |
| キーワード(3)（和/英） | 設計再利用 / design reuse |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石川 悠司 / Yuji Ishikawa / イシカワ ユウジ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) Tokyo University (略称： Tokyo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小松 聡 / Satoshi Komatsu / コマツ サトシ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) Tokyo University (略称： Tokyo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) Tokyo University (略称： Tokyo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-09-21 10:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2007-24 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.225 |
| ページ範囲 | pp.53-58 |
| ページ数 | 6 |
| 発行日 | 2007-09-13 (RECONF) |
[研究会発表申込システムのトップページに戻る]