| 講演抄録/キーワード |
| 講演名 |
2007-10-25 13:00
マトリクス型超並列プロセッサMX-1の応用事例 ○水本勝也・山崎博之・野田英行・谷崎哲志・行天隆幸・中島雅美・東田基樹・奥野義弘・有本和民(ルネサステクノロジ) CPSY2007-24 |
| 抄録 |
(和) |
我々は,プログラマブルなマトリクス型超並列プロセッサ“MX-1”を開発した.MX-1はMXコアと制御CPUから構成される.MXコアはマトリクスアークテクチャの細粒度のSIMD型プロセッサである.マトリクスアークテクチャにより,MX-1の処理性能は17 GOPS(162MHz動作時),消費電力は150mWを実現した.本稿では,MX-1のハードウェア構成,演算方法について述べ,応用事例としてリアルタイム画像処理にMX-1を適用し,その結果,リアルタイム画像処理をソフトウェアソリューションで実現できることを確認した. |
| (英) |
We have developed programmable matrix-processor "MX-1". The MX-1 consists of MX-Core and a control CPU. The MX-Core is a massively parallel(1024) flexible SIMD processor based on the matrix architecture. This architecture achieved 17GOPS at 162MHz clock frequency in 150mW power dissipation. This paper describes a hardware overview, processing procedure and an application of MX-1 for real-time image processing. The MX-1 can realize the software solution for real time image processing application filed. |
| キーワード |
(和) |
超並列処理 / SIMD / プロセッサ / 画像処理 / / / / |
| (英) |
massively parallel processing / SIMD / processor / image processing / / / / |
| 文献情報 |
信学技報, vol. 107, no. 276, CPSY2007-24, pp. 1-5, 2007年10月. |
| 資料番号 |
CPSY2007-24 |
| 発行日 |
2007-10-18 (CPSY) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
CPSY2007-24 |