ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-11-20 15:35
粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討
松山和憲山口良一佐藤嘉晃三浦 大古賀正紘井上万輝尼崎太樹飯田全広末吉敏則熊本大RECONF2007-33
抄録 (和) 粒度可変論理セルVGLC(Variable Grain Logic Cell)はアプリケーション中の演算にあわせて
粒度を可変にできるアーキテクチャ構成をとっている.VGLCは2入力から4入力までの任意の論理
関数を実現できるという特徴をもつ.ところが,VGLCの回路構成に着目した場合,4入力以下の
任意の論理関数だけでなく,5入力以上の一部の論理関数を実現できるものが存在する.そのよ
うな特殊な場合のマッピングを考慮するためには,マッピング対象の回路の論理関数を考慮し
たブーリアンマッチングを行う必要がある.本稿では,VGLCを用いて多入力論理を実装する
方法について述べ,それらをテクノロジマッピングツールに組込み,面積,遅延評価を行った.
その結果,2から4入力までの任意の論理関数だけでマッピングを行った場合と比較して,使用
VGLC数が最大58.9\%,クリティカルパス遅延が最大25.9\%削減した. 
(英) Since VGLC(Variable Grain Logic Cell) has a feature set both coarse-grained and fine-grained
types, its structure can be varied according to various computations in an application.
VGLC can be implemented all of 2,3,4-input logic functions.
However, when we forcus on its architecture, not only under 4-input but over 5-input
logic functions can be implemented in one VGLC. In order to consider this case, it is necessary to use boolean
matching method with logic functions of a mapping circuit. This paper shows mapping method
with VGLC, and evaluates area and delay. As a result, the area is decreased by 58.9\%, and
the delay is reduced by 25.9\% in the benchmark circuits.
キーワード (和) リコンフィギャラブルロジックデバイス / 粗粒度 / 細粒度 / 多入力論理 / ブーリアンマッチング / / /  
(英) reconfigurable logic device / coarse-grain / fine-grain / multiple inputs logic / boolean matching / / /  
文献情報 信学技報, vol. 107, no. 340, RECONF2007-33, pp. 7-12, 2007年11月.
資料番号 RECONF2007-33 
発行日 2007-11-13 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2007-33

研究会情報
研究会 VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC  
開催期間 2007-11-20 - 2007-11-22 
開催地(和) 北九州国際会議場 
開催地(英) Kitakyushu International Conference Center 
テーマ(和) デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― 
テーマ(英) Design Gaia 2007 ---A New Frontier in VLSI Design--- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC 
本文の言語 日本語 
タイトル(和) 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討 
サブタイトル(和)  
タイトル(英) A Study of Conection Block Structure and Implementation Methods of Multi-Input Functions for Variable Grain Logic Cell 
サブタイトル(英)  
キーワード(1)(和/英) リコンフィギャラブルロジックデバイス / reconfigurable logic device  
キーワード(2)(和/英) 粗粒度 / coarse-grain  
キーワード(3)(和/英) 細粒度 / fine-grain  
キーワード(4)(和/英) 多入力論理 / multiple inputs logic  
キーワード(5)(和/英) ブーリアンマッチング / boolean matching  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 松山 和憲 / Kazunori Matsuyama / マツヤマ カズノリ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 山口 良一 / Ryoichi Yamaguchi / ヤマグチ リョウイチ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 佐藤 嘉晃 / Yoshiaki Satou / サトウ ヨシアキ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 三浦 大 / Hiroshi Miura / ミウラ ヒロシ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) 古賀 正紘 / Masahiro Koga / コガ マサヒロ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第6著者 氏名(和/英/ヨミ) 井上 万輝 / Kazuki Inoue / イノウエ カズキ
第6著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第7著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第7著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第8著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第8著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第9著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第9著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-11-20 15:35:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2007-33 
巻番号(vol) vol.107 
号番号(no) no.340 
ページ範囲 pp.7-12 
ページ数
発行日 2007-11-13 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会