| 講演抄録/キーワード |
| 講演名 |
2007-11-20 15:35
粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討 ○松山和憲・山口良一・佐藤嘉晃・三浦 大・古賀正紘・井上万輝・尼崎太樹・飯田全広・末吉敏則(熊本大) RECONF2007-33 |
| 抄録 |
(和) |
粒度可変論理セルVGLC(Variable Grain Logic Cell)はアプリケーション中の演算にあわせて
粒度を可変にできるアーキテクチャ構成をとっている.VGLCは2入力から4入力までの任意の論理
関数を実現できるという特徴をもつ.ところが,VGLCの回路構成に着目した場合,4入力以下の
任意の論理関数だけでなく,5入力以上の一部の論理関数を実現できるものが存在する.そのよ
うな特殊な場合のマッピングを考慮するためには,マッピング対象の回路の論理関数を考慮し
たブーリアンマッチングを行う必要がある.本稿では,VGLCを用いて多入力論理を実装する
方法について述べ,それらをテクノロジマッピングツールに組込み,面積,遅延評価を行った.
その結果,2から4入力までの任意の論理関数だけでマッピングを行った場合と比較して,使用
VGLC数が最大58.9\%,クリティカルパス遅延が最大25.9\%削減した. |
| (英) |
Since VGLC(Variable Grain Logic Cell) has a feature set both coarse-grained and fine-grained
types, its structure can be varied according to various computations in an application.
VGLC can be implemented all of 2,3,4-input logic functions.
However, when we forcus on its architecture, not only under 4-input but over 5-input
logic functions can be implemented in one VGLC. In order to consider this case, it is necessary to use boolean
matching method with logic functions of a mapping circuit. This paper shows mapping method
with VGLC, and evaluates area and delay. As a result, the area is decreased by 58.9\%, and
the delay is reduced by 25.9\% in the benchmark circuits. |
| キーワード |
(和) |
リコンフィギャラブルロジックデバイス / 粗粒度 / 細粒度 / 多入力論理 / ブーリアンマッチング / / / |
| (英) |
reconfigurable logic device / coarse-grain / fine-grain / multiple inputs logic / boolean matching / / / |
| 文献情報 |
信学技報, vol. 107, no. 340, RECONF2007-33, pp. 7-12, 2007年11月. |
| 資料番号 |
RECONF2007-33 |
| 発行日 |
2007-11-13 (RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
RECONF2007-33 |