講演抄録/キーワード |
講演名 |
2007-11-20 15:10
プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討 ○石橋宏太・田中祥幸・松本光崇(立命館大)・中野裕文・岩男剛宜・奥野義弘・有本和民(ルネサステクノロジ)・吉川雅弥(名城大)・泉 知論・藤野 毅(立命館大) RECONF2007-32 |
抄録 |
(和) |
我々は小面積および少配線層数をターゲットとしたSoC組み込み型プログラマブルロジックePLX(embedded Programmable Logic matriX)を提案し,SoCによる高い性能とePLXによる柔軟性を両立させることを目指している.ePLXアーキテクチャは,ローカルアーキテクチャ(2入力LUTのアレイとそれらを相互接続する限定的な高速配線スイッチ,およびアレイの末端に配置したFFから構成される)と,ローカルアーキテクチャ間を接続する配線ブロックを交互に並べる構成をとる.HDLコードからePLX上に回路を実現するためには,自動配置配線ツールが必要であり現在開発を行っている.本論文では,自動配置配線フローを紹介し,特に,ローカルアーキテクチャ部の自動マッピングツールの検討及び実装について報告する.また,今回報告するマッピングツールを用いて,現状とは異なったローカルアーキテクチャを使用したマッピングを行い,現状のアーキテクチャについて考察する. |
(英) |
We propose a ePLX(embedded Programmable Logic matriX)which will be embedded in SoC.The ePLX consists of small area and a few wiring layer to enhance programmability maintaining performance on SoC. ePLX architecture consists of 2LUT-array cluster and wiring block which is composed of wire between local clusters. They are alternately placed. Local cluster is composed of two input Look-Up-Table(LUT) array, limited and high speed wiring switch between LUTs and the D-FlipFlops on the array side.In order to implement a target function on the ePLX, we need to develop a automatic mapping and routing tools. In this paper, we explain auto mapping and routing flowchart and report study of local cluster auto mapping tools. We also report study of other local architectures. |
キーワード |
(和) |
プログラマブルデバイス / SoC / 自動マッピング / / / / / |
(英) |
programmable device / SoC / automatic mapping / / / / / |
文献情報 |
信学技報, vol. 107, no. 340, RECONF2007-32, pp. 1-6, 2007年11月. |
資料番号 |
RECONF2007-32 |
発行日 |
2007-11-13 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2007-32 |