| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-21 16:35 パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価 ○木村勉也・小林良太郎・島田俊夫（名大）  RECONF2007-42 |
|
| 抄録 | （和） | 本論文では，クロック周波数を制御し，パイプラインステージを統合することで消費電力を削減するパイプラインステージ統合(PSU:Pipeline Stage Unification)をオンチップの制御機構を用いて制御するプロセッサのFPGA実装と評価について述べる． プロセッサは組み込み向けの32ビット6段パイプライン構成である．オンチップの制御機構は目標性能に合わせ動的にパイプラインステージ数を6段，3段，2段に変更できる． これらをFPGAに実装した結果，PSUを搭載することによる面積の増加は，メモリを除くプロセッサ全体の15.3%程度である．消費電力はDVFSと比較して最大で6.3%削減でき，消費エネルギーは最大で9.8%削減できた． |
| （英） | In this paper, we implement and estimate the low power consumption processor which uses Pipeline Stage Unification (PSU) with on-chip control mechanism in FPGA. We employed an embedded processor with 32-bit width 6 stages pipeline. The on-chip control mechanism dynamically changes number of pipeline stages (6 stages, 3 stages and 2 stages). The evaluation results show that the mechanism can reduce average power consumption by 6.3% and energy consumption by 9.8% compared with Dynamic Voltage and Frequency Scaling. Area increase by PSU implementation is 15.3% . |
|
| キーワード | （和） | 低消費電力 / パイプラインステージ統合(PSU) / スループット制御機構 / / / / / |
| （英） | low-power / Pipeline Stage Unification(PSU) / throughput controller / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 341, RECONF2007-42, pp. 37-42, 2007年11月. | |
| 資料番号 | RECONF2007-42 | |
| 発行日 | 2007-11-14 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2007-42 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | A low power consumption processor with on-chip control mechanism using pipeline stage unification |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 低消費電力 / low-power |
| キーワード(2)（和/英） | パイプラインステージ統合(PSU) / Pipeline Stage Unification(PSU) |
| キーワード(3)（和/英） | スループット制御機構 / throughput controller |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 木村 勉也 / Katsuya Kimura / キムラ カツヤ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小林 良太郎 / Ryotaro Kobayashi / コバヤシ リョウタロウ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 島田 俊夫 / Toshio Shimada / シマダ トシオ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-21 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2007-42 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.341 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2007-11-14 (RECONF) |
[研究会発表申込システムのトップページに戻る]