| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-22 10:55 データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム ○井上恵介・金子峰雄・岩垣 剛（北陸先端大）  VLD2007-93 DC2007-48 |
|
| 抄録 | （和） | 半導体プロセスの微細化に伴い， 寄生素子の影響増大，電圧の微弱化が進み，雑音や遅延ばらつきの問題が顕在化してきている． 遅延ばらつきの下で回路がホールド条件を満足するための手法として， 演算器の非クリティカルパスに遅延素子を挿入することで レジスタ間の最小遅延を補正する手法が考えられる． 本稿ではデータパス合成における，最小遅延を補正する演算器数の 最小化問題について検討し，全体の演算器数を変数とする場合 この問題がNP困難のクラスに属することを示す． また，全体の演算器数を定数とする場合について多項式時間アルゴリズムを導いている． |
| （英） | As the feature size of VLSI becomes smaller, delay variations become a serious problem in VLSI design. The ``setup'' timing constraint can be fulfilled by choosing a clock period appropriately, while the ``hold'' timing constraint can not, and in many cases, the hold constraint becomes critical for a correct latch of a signal under delay variations. An approach to ensure the hold constraint under delay variations is to enlarge the minimum path delay between registers. It can be done by inserting delay elements on non-critical paths mainly in a functional unit. We call it ``minimum path delay compensation'' in this paper. This paper discusses the RT-level optimization problem to minimize the number of functional units which require minimum path delay compensation in datapath synthesis, and computational complexities and computation algorithms for this problem are revealed and proposed. |
|
| キーワード | （和） | データパス合成 / レジスタ割り当て / 遅延ばらつき / 最小遅延補正 / / / / |
| （英） | Datapath synthesis / register assignment / delay variation / minimum-delay compensation / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 336, VLD2007-93, pp. 25-30, 2007年11月. | |
| 資料番号 | VLD2007-93 | |
| 発行日 | 2007-11-15 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-93 DC2007-48 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | Complexities and Algorithms of Minimum-Delay Compensation Problems in Datapath Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | データパス合成 / Datapath synthesis |
| キーワード(2)（和/英） | レジスタ割り当て / register assignment |
| キーワード(3)（和/英） | 遅延ばらつき / delay variation |
| キーワード(4)（和/英） | 最小遅延補正 / minimum-delay compensation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 恵介 / Keisuke Inoue / イノウエ ケイスケ |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 金子 峰雄 / Mineo Kaneko / カネコ ミネオ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第3著者 氏名（和/英/ヨミ） | 岩垣 剛 / Tsuyoshi Iwagaki / イワガキ ツヨシ |
| 第3著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-22 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-93, DC2007-48 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.336(VLD), no.339(DC) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2007-11-15 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]