| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-22 14:55 VLIW型DSPのコード最適化のためのサイクル分割スケジューリング ○益井勇気・石浦菜岐佐（関西学院大）  VLD2007-102 DC2007-57 |
|
| 抄録 | （和） | 本稿では, VLIW型DSPのコードスケジューリングを高速に行う一手法として, サイクル分割スケジューリングを提案する. クラスタ型VLIW DSPに対してレジスタファイルの容量, データ転送演算の挿入, オペランドの非対称性まで考慮したスケジューリング問題の厳密解法が提案されているが, コードが大規模になると現実的な時間で解を得ることができない. そこで,本手法では, コード全体を一度にスケジューリングするのではなく, コードを先頭から一定サイクル数づつスケジューリングする. 解の厳密最適性は保証されないが, 各回のスケジューリング処理の計算時間を抑制できるため, 規模の大きいコードに対しても現実時間で解を求めることが可能になる. |
| （英） | This paper proposes a cycle partitioned scheduling method for code optimization of VLIW DSPs. The previously proposed optimum code scheduling method for VLIW DSPs, which takes into account the capacity of registerfiles, insertion of data transfer operations, and operand asymmetry of functional units, required such an enormous computation cost that it can not handle large scale codes within a practical amount of time. Instead of processing a whole code at a time, our scheduler builds up entire scheduling by repeating computation for a fixed amount of cycles. This curbs the computation cost for each stage and allows optimization of the larger codes within feasible time, though the optimalty of the solution may not be guaranteed. | |
| キーワード | （和） | クラスタ型VLIW DSP / コード最適化 / TMS320C62x / サイクル分割スケジューリング / / / / |
| （英） | clutered VLIW DSP / code optimization / TMS320C62x / cycle partitioned scheduling / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 336, VLD2007-102, pp. 79-84, 2007年11月. | |
| 資料番号 | VLD2007-102 | |
| 発行日 | 2007-11-15 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-102 DC2007-57 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | VLIW型DSPのコード最適化のためのサイクル分割スケジューリング |
| サブタイトル（和） | |
| タイトル（英） | Cycle Partitioned Scheduling for Code Optimization of VLIW DSP |
| サブタイトル（英） | |
| キーワード(1)（和/英） | クラスタ型VLIW DSP / clutered VLIW DSP |
| キーワード(2)（和/英） | コード最適化 / code optimization |
| キーワード(3)（和/英） | TMS320C62x / TMS320C62x |
| キーワード(4)（和/英） | サイクル分割スケジューリング / cycle partitioned scheduling |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 益井 勇気 / Yuuki Masui / マスイ ユウキ |
| 第1著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 石浦 菜岐佐 / Nagisa Ishiura / イシウラ ナギサ |
| 第2著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-22 14:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-102, DC2007-57 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.336(VLD), no.339(DC) |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2007-11-15 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]