| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-22 15:45 超並列細粒度SIMDプロセッサにおけるオペランド順を考慮した変数のメモリ割り当て最適化手法 ○小橋 晶・谷口一徹・田中浩明・坂主圭史・武内良典・今井正治（阪大）・中田 清（ルネサステクノロジ）  VLD2007-104 DC2007-59 |
|
| 抄録 | （和） | 近年, 組み込みシステムにおいて, 大量の演算を行うマルチメディア・アプリケーションが普及し, 組み込みシステムに要求される処理能力は日々増加している. これらの要求に応えるため, 株式会社ルネサステクノロジにより, 超並列細粒度SIMD プロセッサMX(Massively Parallel Fine-grained SIMD Processor MX) が提案されている. MXのプロセッシングアレイ部分であるMTA では, 2 個のメモリバンクへの変数の割り当てによって, 演算の実行サイク ル数が大きく変化する. またMTA では変数の左右メモリバンクへの割り当てだけでなく, オペランド順によっても実行サイクル数は変化する. そこで本研究では, 演算とデータの関係を表現するData Relational Hypergraph (DRH) を提案し, MTA の変数の左右メモリバンクへの割り当てを最適化する手法を提案する. |
| （英） | In recent years, spread of data intensive multimedia applications equires high-performance in embedded systems. Massively Parallel Fine-grained SIMD Processor (MX), developed by Renesas Technology Corp., achieves high performance for digital signal processing using its high parallelism. The execution cycles of MX, however, is greatly influenced by the way of the data assigned to the internal memory banks called MTA, and the orders of operands in the code of MTA. In this paper, we propose Data Relational Hypergraph (DRH) and an optimization method for the memory assignment in MTA. |
|
| キーワード | （和） | MX / MTA / 組合せ最適化 / メモリ割り当て / ハイパーグラフ / / / |
| （英） | MX / MTA / Combinatorial optimization / Memory assignment / Hypergraph / / / | |
| 文献情報 | 信学技報, vol. 107, no. 336, VLD2007-104, pp. 91-96, 2007年11月. | |
| 資料番号 | VLD2007-104 | |
| 発行日 | 2007-11-15 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-104 DC2007-59 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 超並列細粒度SIMDプロセッサにおけるオペランド順を考慮した変数のメモリ割り当て最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | Memory Assignment Method Considering Orders of Operands for Massively Parallel Fine-grained SIMD Processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MX / MX |
| キーワード(2)（和/英） | MTA / MTA |
| キーワード(3)（和/英） | 組合せ最適化 / Combinatorial optimization |
| キーワード(4)（和/英） | メモリ割り当て / Memory assignment |
| キーワード(5)（和/英） | ハイパーグラフ / Hypergraph |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小橋 晶 / Akira Kobashi / コバシ アキラ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 谷口 一徹 / Ittetsu Taniguchi / タニグチ イッテツ |
| 第2著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 田中 浩明 / Hiroaki Tanaka / タナカ ヒロアキ |
| 第3著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 坂主 圭史 / Keishi Sakanushi / サカヌシ ケイシ |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 武内 良典 / Yoshinori Takeuchi / タケウチ ヨシノリ |
| 第5著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 今井 正治 / Masaharu Imai / イマイ マサハル |
| 第6著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 中田 清 / Kiyoshi Nakata / ナカタ キヨシ |
| 第7著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corporation (略称： Renesas) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-22 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-104, DC2007-59 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.336(VLD), no.339(DC) |
| ページ範囲 | pp.91-96 |
| ページ数 | 6 |
| 発行日 | 2007-11-15 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]