| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-12-13 17:15 超並列画像処理応用 任意位置任意サイズ矩形画素の1サイクルアクセスが可能なブロックアクセスメモリアーキテクチャ ○村地勇一郎・宮越純一・上農哲也・川口 博・吉本雅彦（神戸大）  ICD2007-128 |
|
| 抄録 | （和） | 本研究では，任意位置任意サイズ矩形画素の１サイクルアクセスが可能な超並列画像処理応用新規メモリアーキテクチャを開発した．このメモリは任意位置からｎ×ｍ 画素のデータの１サイクルアクセスを可能にしている．また，本提案メモリは画素間引き機能を有しており，水平方向，垂直方向それぞれ独立に1/2画素間引きを設定した矩形読み出しが実現できる．以上の機能は新規マッピング手法とローカル語線選択線の導入とＸデコーダ共有によって実現された．提案メモリをＨＤＴＶ解像度対応のH.２６４整数画素精度動き探索プロセッサにサーチウィンドウバッファとして採用した場合，消費電力と面積を従来のメモリに比べそれぞれ４９％，４８％削減することが可能である．また，更なる並列度が要求されるスーパーＨＤＴＶ解像度において，より大きな効果を見込めることを確認した． |
| （英） | This paper describes a unique SRAM architecture for super-parallel video processing. It features one cycle functional access of a rectangular image data (n × m pixels) with segmentation-free. To achieve this accessibility, a local word-line select scheme and a merged X-decoder method are newly introduced with elimination of extra X-decoder employed in usage of the conventional divided SRAM macro. The proposed SRAM has been adopted to a search window buffer for H.264 motion estimation processor for HDTV resolution video. As a result, a power and area of the search window buffer are reduced by 49 % and by 48 %, respectively. Furthermore, it is shown that the proposed SRAM is more efficient for super-HDTV resolution video which requires more parallelism. | |
| キーワード | （和） | SRAM / 画像処理プロセッサ / 動き検出 / 高解像度 / / / / |
| （英） | SRAM / image processing / motion estimation / high definition / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 382, ICD2007-128, pp. 47-52, 2007年12月. | |
| 資料番号 | ICD2007-128 | |
| 発行日 | 2007-12-06 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2007-128 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-CE |
| 開催期間 | 2007-12-13 - 2007-12-14 |
| 開催地（和） | 高知大学 メディアホール |
| 開催地（英） | |
| テーマ（和） | デジタル・情報家電、放送用、ゲーム機用システムLSI、回路技術(一般、超高速・低電力・高機能を目指した新アーキテクチュア)」 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-12-ICD-ITE-CE |
| 本文の言語 | 日本語 |
| タイトル（和） | 超並列画像処理応用 任意位置任意サイズ矩形画素の1サイクルアクセスが可能なブロックアクセスメモリアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | A Power-Efficient SRAM Core Architecture with Segmentation-Free and Rectangular Accessibility for Super-Parallel Video Processing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | 画像処理プロセッサ / image processing |
| キーワード(3)（和/英） | 動き検出 / motion estimation |
| キーワード(4)（和/英） | 高解像度 / high definition |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 村地 勇一郎 / Yuichiro Murachi / ムラチ ユウイチロウ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 宮越 純一 / Junichi Miyakoshi / ミヤコシ ジュンイチ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 上農 哲也 / Tetsuya Kamino / カミノ テツヤ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 川口 博 / Hiroshi Kawaguchi / カワグチ ヒロシ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 吉本 雅彦 / Masahiko Yoshimoto / ヨシモト マサヒコ |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-12-13 17:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2007-128 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.382 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2007-12-06 (ICD) |
[研究会発表申込システムのトップページに戻る]