| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-12-19 10:20 AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法 ○鳥越 慎（横浜国大）・高橋芳夫（横浜国大/NTTデータ）・松本 勉（横浜国大）  ISEC2007-114 |
|
| 抄録 | （和） | 暗号実装時に対処が必要な脅威である電力差分解析は，暗号処理時のデバイスの消費電力を測定し，統計処理を行うことで鍵を特定する攻撃法である．本稿では，鍵の導出を困難にするソフトウェア実装方式であるテーブルネットワーク型暗号実装を，電力差分解析への対策としてハードウェア実装に適用する際のテーブル設計指針について検討し，FPGAボード実装AESを用いて行った実験結果から，その電力差分解析耐性を示す． |
| （英） | Differential power analyses are statistical cryptanalytic methods to estimate the value of hidden cryptographic keys inside the module by utilizing the set of observed power consumption of the module, and they are threats that need countermeasures. As a countermeasure against differential power analyses we propose to apply the table-network-based implementations of block ciphers, which are originally designed for software tamper resistance against dynamic software analyses. Moreover, we describe how to design table for power analyses resistance of table-network-based hardware implementations. Based on experiments on table-network-based FPGA implementation of the Advanced Encryption Standard we describe and value the effectiveness of our proposal. | |
| キーワード | （和） | 暗号 / サイドチャネル攻撃 / 電力差分解析 / テーブル / 鍵 / FPGA / AES / |
| （英） | Cryptosystem / Side Channel Attack / Differential Power Analysis / Table / Key / FPGA / AES / | |
| 文献情報 | 信学技報, vol. 107, no. 397, ISEC2007-114, pp. 11-18, 2007年12月. | |
| 資料番号 | ISEC2007-114 | |
| 発行日 | 2007-12-12 (ISEC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2007-114 |
|
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2007-12-19 - 2007-12-19 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2007-12-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法 |
| サブタイトル（和） | |
| タイトル（英） | How to design tables for power-analyses resistance of Table-network-based FPGA implementations of AES |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 暗号 / Cryptosystem |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Side Channel Attack |
| キーワード(3)（和/英） | 電力差分解析 / Differential Power Analysis |
| キーワード(4)（和/英） | テーブル / Table |
| キーワード(5)（和/英） | 鍵 / Key |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | AES / AES |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鳥越 慎 / Makoto Torikoshi / トリコシ マコト |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama National Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 芳夫 / Yoshio Takahashi / タカハシ ヨシオ |
| 第2著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大/NTTデータ) Yokohama National University (略称： Yokohama National Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松本 勉 / Tsutomu Matsumoto / |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama National Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-12-19 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2007-114 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.397 |
| ページ範囲 | pp.11-18 |
| ページ数 | 8 |
| 発行日 | 2007-12-12 (ISEC) |
[研究会発表申込システムのトップページに戻る]