| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-16 14:10 リコンフィギャラブルマシンSRC-6におけるDMA転送の最適化手法 ○志田さや香・柴田裕一郎・小栗 清（長崎大）  VLD2007-109 CPSY2007-52 RECONF2007-55 |
|
| 抄録 | （和） | リコンフィギャラブルマシンでは，CPUとFPGA間のデータ転送がボトルネックになることが多く，転送時間の短縮が求められている．このためSRC-6のDMA転送は複数のオンボードメモリにインタリーブしながらストリーミング処理することが可能となっている．しかし，FPGAの資源制約が大きなアプリケーションでは，インタリーブの前処理としてCPU上でのデータ並べ換えを行う必要がある．本稿では，そのオーバーヘッドを評価し，トレードオフポイントを明らかにした．その結果，1データ列あたり150\,KB以下の演算を扱う場合，CPU上で並べ換えをした後インタリーブしながらストリーミング処理を行うことで速度向上が実現できることを示した． |
| （英） | DMA transfer between a CPU and an FPGA often becomes a bottleneck of current reconfigurable machines. To mitigate this problem, the DMA transfer of SRC-6 supports streaming processing with a on-board memory interleave. However, as a preprocessing of the interleave, the CPU must reorder the data for applications with severe FPGA resource constraints. This paper empirically evaluates this overhead to reveal the trade-off point. The results show that the speedup is achieved by interleaved streaming DMA when FPGAs treat 150\,KB or lower of data per stream. | |
| キーワード | （和） | FPGA / DMA転送 / インタリーブ / レイテンシ隠蔽 / / / / |
| （英） | FPGA / DMA transfer / interleave / latency hiding / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 418, RECONF2007-55, pp. 25-30, 2008年1月. | |
| 資料番号 | RECONF2007-55 | |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-109 CPSY2007-52 RECONF2007-55 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | リコンフィギャラブルマシンSRC-6におけるDMA転送の最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | An optimization method of DMA transfer for the SRC-6 reconfigurable machine |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | DMA転送 / DMA transfer |
| キーワード(3)（和/英） | インタリーブ / interleave |
| キーワード(4)（和/英） | レイテンシ隠蔽 / latency hiding |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 志田 さや香 / Sayaka Shida / シダ サヤカ |
| 第1著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柴田 裕一郎 / Yuichiro Shibata / シバタ ユウイチロウ |
| 第2著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 小栗 清 / Kiyoshi Oguri / オグリ キヨシ |
| 第3著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-16 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2007-109, CPSY2007-52, RECONF2007-55 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.414(VLD), no.416(CPSY), no.418(RECONF) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]