| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-16 14:45 動的部分再構成による回路規模と消費電力の削減についての一考察 ○堀 洋平・坂根広史・戸田賢二（産総研）  VLD2007-110 CPSY2007-53 RECONF2007-56 |
|
| 抄録 | （和） | FPGAの動的部分再構成を利用し，複数のモジュールを切り替えて実装することで，回路面積や消費電力がどの程度削減可能であるか評価した．現在市販されているFPGAには，回路の一部のみを動作中に再構成可能なものがあり，様々な機能を環境や用途に合わせて柔軟に変更するとともに，回路規模や消費電力の削減につながると期待されている．今回，6つの標準的な暗号モジュール(AES, Camellia, SEED, TDEA, MISTY1, CAST-128)を用い，これらを同時に実装した場合と，1つずつ切り替えて実装した場合のリソース使用量と消費電力を評価した． |
| （英） | We evaluated the effectiveness of the partial reconfiguration in reducing area and power consumption of an FPGA-based circuit. We implemented 6 cryptographic modules (AES, Camellia, SEED, TDEA, MISTY1, CAST-128) on the partially reconfigurable and non-reconfigurable circuits. According to the experimental results, the area efficiency is considerably improved by using the partial reconfiguration. The results also shows that the power consumption is slightly improved in the most cases, but that there could be an exceptional case. |
|
| キーワード | （和） | FPGA / リコンフィギャラブル・コンピューティング / 動的部分再構成 / 回路規模 / 消費電力 / / / |
| （英） | FPGA / Reconfigurable Computing / Dynamic Partial Reconfiguration / Area efficiency / Power Consumption / / / | |
| 文献情報 | 信学技報, vol. 107, no. 418, RECONF2007-56, pp. 31-36, 2008年1月. | |
| 資料番号 | RECONF2007-56 | |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-110 CPSY2007-53 RECONF2007-56 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的部分再構成による回路規模と消費電力の削減についての一考察 |
| サブタイトル（和） | |
| タイトル（英） | A study of the effectiveness of dynamic partial reconfiguration for size and power reduction |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | リコンフィギャラブル・コンピューティング / Reconfigurable Computing |
| キーワード(3)（和/英） | 動的部分再構成 / Dynamic Partial Reconfiguration |
| キーワード(4)（和/英） | 回路規模 / Area efficiency |
| キーワード(5)（和/英） | 消費電力 / Power Consumption |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堀 洋平 / Yohei Hori / ホリ ヨウヘイ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 坂根 広史 / Hirofumi Sakane / サカネ ヒロフミ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 戸田 賢二 / Kenji Toda / トダ ケンジ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-16 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2007-110, CPSY2007-53, RECONF2007-56 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.414(VLD), no.416(CPSY), no.418(RECONF) |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2008-01-09 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]