| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-17 11:30 FIFOを用いて実現するアレイプロセッサのための効率的なデータ入出力機構の提案 ○野本裕輔・佐藤由香・宮崎敏明（会津大）  VLD2007-124 CPSY2007-67 RECONF2007-70 |
|
| 抄録 | （和） | 信号処理や画像処理を行なうアレイプロセッサは，扱うデータ量が多いため，効率的にデータの入出力を行なう必要がある．本稿では，FIFOを用いることでデータの入出力を効率的に行なう機構を提案する．入力行列と途中結果を保持するために複数本のFIFOを用意する．それらをタイミングよく切り替え，アレイプロセッサへのデータ転送を行なうことで，アレイプロセッサのボトルネックである外部メモリとの通信をなくし，入出力効率を上げることができる． |
| （英） | Data I/O management is very important to handle huge data effectively in signal and image processing with array processors. In this paper, we propose an effective data I/O architecture utilizing FIFOs tuned to an array processor. Several FIFOs are provided to store initial matrix data and partially processed results. By switching the FIFOs promptly and transferring data from (to) them to (from) the array processor, we can eliminate the data transfer itself between the external memory and the array processor, which often becomes a performance bottle-neck of array processors, and improve the I/O throughputs. | |
| キーワード | （和） | アレイプロセッサ / 入出力制御 / / / / / / |
| （英） | Array Processor / I/O controller / / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 419, RECONF2007-70, pp. 37-42, 2008年1月. | |
| 資料番号 | RECONF2007-70 | |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-124 CPSY2007-67 RECONF2007-70 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FIFOを用いて実現するアレイプロセッサのための効率的なデータ入出力機構の提案 |
| サブタイトル（和） | |
| タイトル（英） | An effective data I/O mechanism utilizing FIFOs for an array processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アレイプロセッサ / Array Processor |
| キーワード(2)（和/英） | 入出力制御 / I/O controller |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 野本 裕輔 / Yuusuke Nomoto / ノモト ユウスケ |
| 第1著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 由香 / Yuka Sato / サトウ ユカ |
| 第2著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 第3著者 氏名（和/英/ヨミ） | 宮崎 敏明 / Toshiaki Miyazaki / ミヤザキ トシアキ |
| 第3著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： Univ. of Aizu) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-17 11:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2007-124, CPSY2007-67, RECONF2007-70 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.415(VLD), no.417(CPSY), no.419(RECONF) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]